找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

Brocade JDM部招聘

查看: 82|回复: 2

为什么高速差分线添加AC电容后仿的TDR阻抗呈现开路状态?

[复制链接]

16

主题

51

帖子

527

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
527
发表于 2017-5-5 17:45 | 显示全部楼层 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位大神:SIwave17.2环境中,提取下图的S参数后,Port是添加在FPGA上的,链路经过AC电容,最后到达连接器,但经过TDR仿真,阻抗呈现开路状态;若将Port添加在AC电容的出线端,则阻抗保持在100欧姆左右,这是什么原因呢?急!急!急!
$ e. E* `5 X4 ~+ `+ Y8 W
3.png
2.png

1

主题

55

帖子

1080

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1080
发表于 2017-6-14 08:54 来自手机 | 显示全部楼层
你电容没有加上去把,看看S12

10

主题

274

帖子

290

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
290
发表于 2017-6-19 16:13 | 显示全部楼层
看看是不是 电容没有
打酱油咯!!!
深圳打酱油:5RMB,白天送到!
香港打酱油:10RMB,晚上送到!
美国打酱油:15RMB,隔天送到!
其它调味品:劳务从优,投机则带!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

联系我们|手机版|EDA365 ( 沪ICP备06054671号 )

GMT+8, 2017-8-20 13:45 , Processed in 0.182053 second(s), 32 queries , Gzip On.

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表