找回密码
 注册

扫一扫,访问微社区

成都站--EDA365硬件技术研讨会
查看: 671|回复: 5

抢先一步 | Sigrity 2018邀您现场体验PCB的全新3D世界

[复制链接]

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2018-8-3 11:58 | 显示全部楼层 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 cadence_CPG_Mkt 于 2018-8-3 11:58 编辑
' R1 Y9 v% o2 i( b  a& h! U2 \8 `: X/ ?4 S  I; r- M
Cadence公司近几年一直在致力于 “系统设计实现 ” 战略,帮助用户以更全面的角度实现系统设计。这意味着在设计时不仅要考虑系统中的芯片,还要考虑封装、电路板和片上系统 (SoC) 上运行的软件负载。如果SoC是在前沿节点(例如当下的7nm工艺)设计的,那么大量的关注就会集中于芯片设计和该节点的新问题(例如是否正在使用EUV)。而往往忽略了正在发生的其它重要变化,例如仿真和FPGA原型的普遍使用,以实现软件开发和测试与其他所有内容的并行。

4 D8 L" H0 U* P. i, n/ m( r! R
芯片之外最大的问题在于系统中所有其余部分,尤其针对庞大而复杂的系统。有人认为小而简单的系统在这方面完全没有任何问题,但是小型系统通常不得不承受复杂系统不需要考虑的成本压力(例如粗略布线,没有盲孔等)。而且小型系统通常都具有无线部分,这在电路板层面则通常是个挑战。例如,Raspberry Pi Foundation的成员Roger Thornton曾这样描述他的约束挑战:7 n2 _& x1 t$ \$ B4 D, ~# @, l

& T+ G. Y: i. W$ Z. k! h, `; g- V

六层板听起来空间很大,但其实板的顶部都被元器件占满了,根本没有布线空间。考虑到无线部分需要良好的供电网络,我们特意设计了两个内层电源平面。因此还有两个信号层。控制走线和间隙宽度降低了我们的成本,但由于走线规模我们损失了大量的“空间”。钻孔有其限制,因为存在两个问题:一是孔相对较大, 二是每个孔在每一层都占据空间。走线的数量也非常多:两条SDIO总线、四条GPIO、HDMI、USB、CSI,以及所有控制信号。还有另一个特殊的要求则是在审美方面: Raspberry Pi销售的裸板需要看起来美观才行。


, ]# A% s3 p& L7 |; C6 g7 Q
虽然我们大多数人都不必过于担心电路板的美观问题,但如今出现了另一种日益重要的设计风格——所谓“超越摩尔”的设计,即在单个封装中有多个芯片。这些电路通常都具有非常高的性能,也意味着需要先进的信号完整性分析技术。在过去的十年或二十年中,芯片技术一直在发展,从使用越来越多的引脚作为从芯片中获取信号的方式,到使用更少的引脚而配置运行速度为16GBps、56Gbps、甚至即将达到100Gbps的超高速SerDes接口的方式。显然,这对设计SerDes发射器和接收器造成了巨大挑战,也对封装和电路板设计产生了巨大影响。这一问题影响了整个AMI建模基础设施。更多相关信息,请参阅之前发布的文章:技术干货 | 了解DDR5技术之前你需要知道什么是AMI与IBIS。使用DDR5 DRAM的下一代设计也将需要这些技术。
/ ?8 l( e3 k6 b- \/ s
谈到真正的大型系统,如云服务器或5G基站,我们就面临了更进一步的复杂性问题。对于PCB上的芯片,当设计足够接近二维空间时,第三个维度就是二阶效应。但是一旦存在多个板、柔性板或者背板,那么第三个维度就变得尤为重要。此外,信号并不会像有魔法一样从一块板传输到另一块板,板与板之间还存在连接器、电缆、插座等器件。7 r" a' R+ t  y: d  T

& s. u& h9 j7 z* r8 t" X
传统上,分析此类设计的方式是为每个互连模块创建一个单独的模型,然后在电路仿真工具中将这些模型级联在一起。然而这是一个容易出错的过程,特别是对于需要优化从连接器到PCB、或插座到PCB转化过程的最高速设计

; }# r, q% n7 Y; P) a& w0 t$ c
Sigrity 3D

% }" b4 O" }$ q; L/ e
1.PNG

5 T& v  b: V4 d( f! W
集成的3D设计及分析环境使PCB设计团队能够在Sigrity工具中实现PCB和IC封装高速互连的优化,然后在allegro PCB、Allegro Package Designer或Allegro SiP Layout中自动执行已优化的PCB和IC封装互连,而无需进行重新绘制。
9 I% {6 |' a) z+ C
这自动化了传统上容易出错的手动过程。更通过消除重新绘制和重新编辑的步骤而节省了大量的设计周期。甚至通过减少原型迭代和设计返工,可以节省数十到数百万美金。
9 X( u1 I9 c& w0 ]/ X7 K" }
3D Workbench# N4 {$ |  R. D0 b3 ?9 p$ k6 T( J
2.PNG

% q, e* ~% O2 `0 ~& Y' X
Sigrity 2018最新版提供的全新3D Workbench解决方案桥接了机械器件和PCB、IC封装的电子设计,从而将连接器、电缆、插座和PCB跳线作为同一模型,而无需再对板上的任何布线进行重复计算。对互联模型实施分段处理,在信号更具2D特性且可预测的位置进行切断。通过仅在必要时执行3D提取、对其余结构则进行快速精准的2D混合求解器提取、再将所有互联模型重新级联起来的方式,设计人员可实现跨多板信号的高效精确的端到端通道分析。

# _3 l  u& K7 |& s$ x) D
适当时,还可以根据行业标准合规性要求验证仿真结果。随着即将推出的需要AMI技术的DDR5和DDR4X标准,这个领域将变得更加重要。更多详细信息,请参阅之前发布的文章:技术干货 | 了解AMI与IBIS之后你需要知道:如何轻松完成DDR5设计
. X/ r9 G" Z5 W: O/ V: [
此外,Sigrity 2018最新版为场求解器(如Sigrity PowerSI®技术)提供了刚柔结合的技术支持,可对经过刚性PCB材料到柔性材料的高速信号进行稳健的信号分析。设计刚柔结合产品的团队现在可以运用以往仅限于刚性PCB设计的技术,在PCB制造和材料工艺不断发展的同时开创分析实践的可持续性。

# J: I. k2 K6 \( J- k, g总结
2 F' _( Z6 I3 u" t9 ?

• 通过独特的3D设计和分析环境降低设计风险并节省设计周期时间

• 自动化PCB和IC封装的高速互连,而无需重新绘制

• 高效准确地对跨越多个电路板的信号进行完整的端到端通道分析

• 使用全新的3D Workbench技术,弥补了机械和电气领域之间的隔阂

• 对经过刚性PCB材料到柔性材料的高速信号进行分析

3 @* ^* H# u3 i, X1 k. e$ |

6 r+ L+ b1 Z' ^  S$ \

* ^  Q4 I8 P5 g" C7 }" E/ `: x  ^
CDNLive中国站将于8月10日8:30-18:00在上海浦东嘉里大酒店举办,届时将集聚Cadence的技术用户、开发者与业界专家。您不仅能在现场获得Sigrity 3D技术的一手资讯,还能聆听设计者们的成功案例和解决经验,更将有机会和开发Cadence工具的技术专家们面对面的直接沟通!

! {$ E; b6 \. V  t
更多详情及在线报名请点击如下链接:

/ x8 |0 @1 @! Q% e1 r4 o  v& p
) `' w* k; R; O. D6 b

  [# M; d4 ~' P" {$ ~8 \: s
欢迎您的留言!
您可以通过PCB_marketing_China@cadence.com联系我们,非常感谢您的关注以及宝贵意见。0 _; q* K) R; H5 Q: ?) K, B

0 U' W( `0 }0 R* W5 k
* v( {5 c/ R( i8 F& j
QR-官网博客.png

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2018-9-11 17:12 | 显示全部楼层

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2018-11-7 16:25 | 显示全部楼层
zan

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2018-11-15 14:50 | 显示全部楼层
赞一个

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2019-2-13 10:28 | 显示全部楼层
赞一个

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2019-6-12 10:01 来自手机 | 显示全部楼层
看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号 )

GMT+8, 2019-8-20 11:47 , Processed in 0.265625 second(s), 25 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19925233282

快速回复 返回顶部 返回列表