EDA365论坛 » FPGA/CPLD » Verilog HDL语言精华版上传上来，希望大家用的着！！

返回列表回复发帖

初级新手(9)

Rank: 1

1^#

字体大小: tT

发表于 2008-7-20 16:12 | 只看该作者

Verilog HDL语言精华版上传上来，希望大家用的着！！

呵呵！！希望有用！！！

附件: 您所在的用户组无法下载或查看附件

1 评分次数

感谢分享 威望 + 10

zyunfei

收藏分享评分

回复引用

二级会员(20)

Rank: 2 Rank: 2

2^#

发表于 2008-8-5 17:44 | 只看该作者

谢谢分享!

回复引用

初级新手(9)

Rank: 1

3^#

发表于 2008-8-6 16:29 | 只看该作者

謝謝分享

回复引用

三级会员(30)

Rank: 3 Rank: 3 Rank: 3

4^#

发表于 2008-8-25 14:25 | 只看该作者

感谢共享！

回复引用

初级新手(9)

Rank: 1

5^#

发表于 2008-8-30 21:58 | 只看该作者

楼主，谢谢你#

回复引用

初级新手(9)

Rank: 1

6^#

发表于 2008-10-6 11:00 | 只看该作者

谢谢共享

回复引用

初级新手(9)

Rank: 1

7^#

发表于 2008-10-11 09:51 | 只看该作者

謝謝分享

回复引用

初级新手(9)

Rank: 1

8^#

发表于 2008-10-15 16:46 | 只看该作者

看看那

回复引用

初级新手(9)

Rank: 1

9^#

发表于 2008-10-21 22:14 | 只看该作者

好东西，感谢楼主

回复引用

初级新手(9)

Rank: 1

10^#

发表于 2008-10-31 18:04 | 只看该作者

感谢共享！

回复引用

二级会员(20)

Rank: 2 Rank: 2

11^#

发表于 2008-11-17 14:36 | 只看该作者

谢谢分享

回复引用

二级会员(20)

Rank: 2 Rank: 2

12^#

发表于 2008-11-17 15:26 | 只看该作者

谢谢了，

回复引用