找回密码
 注册

扫一扫,访问微社区

查看: 58923|回复: 155

新书《ic封装基础与工程设计实例》已在亚马逊,京东,当当等卖场开卖

    [复制链接]
发表于 2014-7-18 11:56 | 显示全部楼层 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本书涉及的三个小程序工具已放在 www.eda365.com --《ic封装基础与工程设计实例》版块置顶位置,欢迎下载。
0 ~9 V$ S1 `$ e' }5 B8 f2 S. b任何技术问题,欢迎在本版发帖讨论。/ c" q1 G8 [3 D9 w% K
本书卖点:
% u0 z7 x9 L5 U( C        基于工程实践的四类典型封装例子4 t" n& [  _; q# M1 B7 C( I
        开创读者与作者实时互动的论坛交流模式5 t* ~$ r, Q* n5 K
        图文并茂详细解说封装设计与加工步骤* d+ }7 ^, z' k9 W2 l9 ?
        免费提供高效设计辅助工具
" @! [$ z# ~% D* C, [' v        PCB/SI/热设计/封装设计工程师进阶必选
6 G# \3 e* \$ ?9 t! n4 j) z1 d
3 K- B0 g  G+ z' a0 q% }. `% q1        内容简介
& r) e% x5 _( H- a7 e$ f本书通过四种最有代表性的封装类设计实例(QFP---PBGA---FCPBGA---SIP),详细介绍了封装设计过程及基板,封装加工,生产方面的知识。+ [" b, G# e" n' D, G6 N# N% s- t! [1 M
本书还涵盖封装技术的概念,常用封装材料介绍及封装工艺流程,金属线框QFP的设计,WireBond介绍,PBGA设计,基板工艺,封装工艺,8个DIE堆叠的SIP设计与制作过程,高速SERDES的FC-PBGA设计关键点,FLIPCHIP设计过程中DIE与PACKAGE的局部CO-DESIGNDIE。本书还免费提供作者在日常封装设计过程中自开发的多个高效率封装辅助软件小工具,并不定期到www.eda365.com网站<<IC封装设计与仿真>>版块更新及增加。4 L' ^4 y% ~5 A/ @. M3 H
本书适用于SI工程师,PCB设计工程师,热设计,机械设计,封装设计工程师,基板制造及封装工程师,也可以作为高校电子封装专业学生学习资料及专业教材,促进学生快速的从理论学习阶段转变到实际的项目设计。( Q2 J4 N1 M, c3 Z

& B8 s0 u1 p: Y$ B8 _$ n% F有机会通过本书分享PCB/封装设计方面的知识,首先要感谢陈兰兵,胡庆虎,姜向忠三位前同事让我有机会进入这个行业及提供发挥的空间。他们是国内大企业中引进PCB的仿真概念,仿真平台建立,实施及与外国PCB领域合作方面的开拓者,对国内PCB仿真设计行业有很大的贡献。他们15年前的行为对国内PCB设计及仿真的影响在今天看来是很有远见的。8 y7 k6 m+ L! z5 C; I/ g! |  M9 P
& G+ y- w) m7 T
book.jpg
: E# l: D5 L0 X- N0 D# v$ l+ n& `/ K% W  f; R# U+ T

; }% C8 G/ y$ A* D. q
 楼主| 发表于 2014-7-22 10:32 | 显示全部楼层
weihuaping118 发表于 2014-7-22 09:07' m! ?: x- s( y
毛大师:请问您的封装宝典是基于什么LAY软件做的,每个EDA软件都是不一样的做法啊,我是没整明白,还是通用 ...

2 z, D- {6 G4 l; T+ d4 C- a简单的使用什么软件都行,请关注后面的三个复杂的都是使用APD. 3 T  ?  G  g( Q" m6 ^
最关键是对过程明白了使用什么软件都一样。
 楼主| 发表于 2015-2-2 10:32 | 显示全部楼层
1        第1章 常用封装简介        6
$ n8 E; v8 l4 e) j7 }6 P1.1        封装        6
# h5 E/ f% [# a% W/ @9 W. k1.2        封装级别的定义        64 D4 e% e5 B% H/ n% `
1.3        封装的发展趋势简介        6
0 [2 i& Y6 d4 W  u0 L- k& }% `1.4        常见封装类型介绍        9( K+ G" U, }- i; P" ~( K, d
1.4.1        TO (Transistor Outline)        9
# G. l! o, I) c/ n1.4.2        DIP (Dual In line Package)        9  b; F" w5 I4 x# m
1.4.3        SOP(Small Out-Line Package)/ SOJ( Small Out-Line J-Lead Package)        10
" d  }/ C5 h0 _  h- h1.4.4        PLCC (Plastic Leaded Chip Carrier)        113 K/ h( ~( ]2 y+ f5 }
1.4.5        QFP(Quad Flat Package)        11
) l; w6 ?9 i9 q1 E1.4.6        QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier)        16
+ m1 d2 d9 M- }. Y/ e- ^8 w1.4.7        Lead Frame进化图        17) Y5 i: j6 ~7 ~6 C
1.4.8        PGA(Pin Grid Array Package)        17
% C9 V0 g9 a1 z* A0 `0 y8 |1.4.9        LGA (LAND GRID ARRAY)        18* T; y$ W( N8 x1 ]
1.4.10        BGA(Ball Grid Array Package)        18
- D" \8 y9 P9 L7 p4 Z1.4.11        T BGA (Tape Ball Grid Array Package)        19, c4 L6 P5 n8 X2 Z$ U$ C
1.4.12        PBGA (Plastic Ball Grid Array Package)        20/ Q; j* M9 [- Y8 f
1.4.13        CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA)        21' u2 N0 N- R$ z2 y
1.4.14        FC-PBGA(Flip-Chip Plastic Ball Grid Array)        22
# h: b2 _0 R8 A% x6 X9 S1.4.15        WLCSP(Wafer-Level Chip Scale Packaging Technology)        23
+ x% e! `6 V+ O; B+ {2 c5 x6 j1.4.16        MCM(Multi-Chip Module)        25
+ o) {5 W4 {. ?& D* w% h1.4.17        SIP(System In Package)        26
+ m9 c. v; Z& k; h8 v1.4.18        SOC        27
8 ]9 ]4 k$ x9 [* {5 [' Y1.4.19        PIP(Package In Package)        30  A3 G: y! S$ q0 ?0 S4 G
1.4.20        POP(Package On Package)        30
3 `: G% G6 w, @) m. P4 q; k. [+ `1.4.21        TSV (Through Silicon Via)        32. `* g4 A) ^0 i% r8 q2 \
1.5        封装介绍总结:        345 f9 J' n3 I2 f
1        第2章Wirebond介绍        5
1 T7 B$ r# w$ I7 {; w/ x1.1        Wire bond 特点(成熟,工艺,价格)        5) y2 _+ R8 F4 P
1.2        Wribond的操作过程(每步骤有图)        8& j% n: ^& `8 u+ I
1.3        哪些封装适合于使用Wire bonding工艺        12
+ }- |5 c8 ^. A1.4        Wire bonder机器介绍        14
& k. b$ T  l/ v6 E: A4 L5 r1 \, R1        第3章 LEAD FRAME QFP封装设计        6. R: a7 P4 Z2 b: `* `* |" G5 P
1.1        QFP Lead Frame介绍        6, F( Z: C( o) ~1 x
1.2        Lead frame 材料介绍        88 @  s" ]1 R' l
1.3        Lead frame design rule        8
, g6 p  B; V+ h- @1.4        QFP Lead Frame 设计方法        10
$ C- o3 y1 C5 p+ x/ H4 l8 c1.5        Wire Bonding设计过程(以autocad为例)        17
: d' b! W$ y3 ^( m: l8 i1.6        Lead frame Molding过程        22
$ P2 ?2 Z2 T% J- U- O1.7        QFP Punch成型  (整块没Punch lead frame的图)        24
0 F% B. J5 s8 I& D1.8        常用Molding材料的一些介绍        26
) S; j4 o$ _  U1.9        QFP lead frame生产加工流程        288 ?: [7 O" c- B9 }$ y: m' g, E
2 ^% F( s- u! l) W5 j
第4章 PBGA封装设计        7
" ]1 p+ h! V& a6 W& W1        WB_PBGA 设计过程        7) m2 u' n, |: }+ M8 k
1.1        新建.mcm设计文件        77 t+ h$ d/ v2 ?  X: Q
1.2        导入芯片文件        88 K: B0 G( A- |- T$ A( E! J
1.3        生成BGA的footprint        135 T/ _! Z' c  Z+ w! ?
1.4        编辑BGA的footprint        17. h+ O5 s. x+ R0 m2 l
1.5        设置叠层Cross-Section        20/ v- F  e# p- U+ P5 e" l. n. }
1.6        设置nets颜色        21( i$ G0 I8 w$ H6 e
1.7        定义差分对        228 \; ~, @1 C: F
1.8        标识电源网络        23
% Q  U# |( ?  O, e1.9        定义电源/地环        248 m. h* M% N, n9 s$ |8 E
1.10        设置wire bond导向线WB_GUIDE_LINE        27
: j* r3 o& |: P# w  f1.11        设置wire bond 参数        30
: I' J  W6 T# ^9 l! i1.12        添加金线 wirebond add        34( x! ]3 X+ T2 c7 A6 n9 W
1.13        编辑bonding wire        36: v3 U* ?8 D1 I0 @- @7 [8 t( X, f
1.14        BGA附网络assign nets        38( b. o7 P; J# D; x3 L- B! b1 J
1.15        网络交换Pin swap        42
- \7 J0 S( i3 B# G2 H; C  T" U/ h1.16        创建过孔        44
# b3 a$ t3 n0 Q& |1.17        定义设计规则        46
5 A8 s, g! Z3 L9 U1.18        基板布线layout        49# A2 V; o- P; n
1.19        铺电源\地平面power/ground plane        51. t1 U# j1 j! P* k4 B# t
1.20        调整关键信号布线diff        53
* U+ d7 K! C: P* X! I4 |' q1.21        添加Molding gate和DA fiducial mark        564 G, M3 S- A9 J) F! B
1.22        添加电镀线plating bar        58
) D7 Y* A4 P6 a+ r0 n% B# K1.23        添加放气孔degas void        628 P2 o2 ~6 i' g3 r
1.24        创建阻焊开窗creating solder mask        64
: m' R9 a. F9 ~: S1.25        最终检查check        67
6 n# v6 p* b/ L# A' g1.26        出制造文件gerber        68
; U1 f6 |! P7 o& n1 w" O0 h1.27        制造文件检查gerber check        72( Q$ _# G) _) K
1.28        基板加工文件        74
$ y8 Y2 U* b3 [1.29        封装加工文件        75
0 f" d& o$ }3 W! S% J2 R3 u: o' P0 B' b0 j2 @+ T7 J4 j7 p
1        第7章 pbga assembly process        7
  T7 t7 N( `$ a- _1.1        Wafer Grinding(晶圆研磨)        7# A, A8 X5 w! o: ]6 I* a0 ]# P8 K3 q$ G
1.2        Wafer Sawing(晶圆切割)        9; |) [, ], K6 f# r. Z
1.2.1        Wafer Mounting(晶圆贴片)        10
5 V4 N( q# Q0 @0 z$ Y. T) _  m1.2.2        Wafer Sawing(晶圆切割)        10
2 ]: O& h" k  h4 Z6 z1.2.3        UV Illumination(紫外光照射)        11# T: n  V7 ^- [/ T; ~8 p* F
1.3        Substrate Pre-bake(基板预烘烤)        118 G6 m+ K( O" J( W5 z
1.4        Die Attach(芯片贴装)        12
" @8 v$ t9 @0 |) T; y6 z& z1.5        Epoxy Cure(银胶烘烤)        14
% \" R" O7 @% h0 e: w1.6        Plasma Clean (电浆清洗Before WB)        14
. \  L3 x4 _# a% Z! U1.7        Wire Bond(金丝球焊)        15* G4 `8 x; O7 j- C: e
1.8        Plasma Clean (电浆清洗Before Molding)        171 \+ D! L9 l# Z9 a4 Q& w
1.9        Molding(塑封)        184 q3 o5 O, J7 [. B% M8 F2 c
1.10        Post Mold Cure (塑封后烘烤)        19
7 @6 B) R9 `, t( X3 m! n1.11        Marking(打印)        20: m4 ^1 H; l) S8 H
1.12        Ball Mount(置球)        22) d0 o" y9 e' Z: ]
1.13        Singulation(切单)        22
+ R2 k4 N$ N6 y. W# S* S2 ]. F5 p6 p4 d1.14        Inspection(检查)        23
  `5 g8 k( ^" z4 R; m2 g* R3 B1.15        Testing(测试)        24/ [8 b8 E9 I: R3 l4 [% D
1.16        Packaging & Shipping(包装出货)        25; H% z% v4 p( Q
6 P$ c0 T) f) c
1        第6章 SIP封装设计        8
, C; @' V- }* X: ?8 _6 i1.1        SIP Design 流程        9
2 v& y9 M( Y* M1.2        Substrate Design Rule        117 F2 f) a" D7 S8 y: g, F9 l
1.3        Assembly rule        14
3 ?; Y4 J; T  l4 a& Y1.4        多die导入及操作        16
- T( W& U7 u- M) N! K0 h! `; f1.4.1        创建芯片        16
) a/ }0 p7 E$ y1.4.2        创建原理图        34
: J& O5 \1 L" M2 G0 I9 l7 L3 l1.4.3        设置SIP环境,封装叠层        369 O2 G8 \. z0 M# G6 o
1.4.4        导入原理图数据        428 f- C; X+ b* N$ o' Q* x% @
1.4.5        分配芯片层别及封装结构        46
2 E8 v6 o8 v$ _0 x) Y4 U0 ?1.4.6        放置各芯片具体位置        49' s2 E. X1 T5 P; Y
1.5        power/gnd ring        450 {+ [  }/ J2 u+ z- D- h
1.6        Wire bond Create and edit        59' k8 j6 P) e) o
1.7        Design a Differential Pair        683 U! B6 B, V. `  g0 X' P
1.8        Power Split        73
& _, `: P& @& t" w1.9        Plating Bar        78$ j3 G+ R& b" i% i
1.10        八层芯片叠层        83
. I4 h% B. k4 p$ A! a8 y1.11        Gerber file/option        83
0 D" d( B/ g) X2 e1.12        封装加工文件输出        91
4 l4 W0 e( T# X/ L2 A1.13        SIP加工流程及每步说明        100# K+ Q; \: U/ p
1        第7章 FC-PBGA联合设计        7
' b/ G* f0 j' D& H  W7 `- b* e; d1.1        高PIN数FC-PBGA封装基础知识        75 I) t3 n/ `% B$ m* S
1.1.1        高PIN数FC-PBGA封装外形        75 x; l: y) Q: H9 j# w
1.1.2        高PIN数FC-PBGA封装截面图        7* `, ~& j! {3 `4 H6 C
1.1.3        Wafer        8  S* f2 x6 A8 R- Z% _( G' ]
1.1.4        Die/Scribe Lines        8
7 n% v# P1 S9 d8 s4 d1.1.5        MPW(Multi Project Wafer)        8
1 g- Q3 s1 U+ I  Q% M1.1.6        BUMP(芯片上的焊球)        9
/ |4 F7 q# }1 k: e; G9 i1.1.7        Ball(封装上的焊球)        93 o6 {  h9 O" k7 K
1.1.8        RDL        10/ C7 Q& G( u0 T( `" U
1.1.9        SMD VS NSMD        11; }" A* r5 Y+ ^7 z) ?$ c5 I# q8 Y1 e; Z
1.1.10        FlipChip到PCB的链路        12
% M, H4 v; a7 Z1.2        封装选型        124 ]/ P7 T* z2 z1 d3 ?/ S2 F; `
1.2.1        封装选型涉及因素        128 |$ o* c; p6 p1 Y3 `8 u
1.3        CO-Design        14
8 k! m! J- {1 D& V1.4        Vendor推荐co-design的流程        14
, s5 \2 J4 Z  }! _# T7 q1.4.1        Cadence的CO-design示意图        15
) X+ E+ h+ X! D1.5        实际工程设计中的Co-Design流程        16
/ l: T& R0 n) I9 t4 j1 Y1 k# v1.5.1        Floorplan阶段        18* q* m9 C, F. ]: g% B( x* e
1.6        FLIPCHIP设计例子        29
  `# n6 v  M9 E0 u- t! `1.6.1        材料设置        29' t% ~' e' m8 P& n8 Y6 q
1.6.2        Pad_Via定义:        32
' H) ^/ p5 L* D! r7 h6 P$ x1.6.3        Die 输入文件介绍        34; c1 x1 q( J* D. e- `* e) z+ N1 K
1.7        Die与BGA的生成处理        34* j: I* {3 o# w' {9 }' a: g7 ?
1.7.1        Die的导入与生成        34* W# T4 ?8 v( @. X
1.7.2        BGA生成及修改        38
/ P2 `* t* c* ~5 F- V1.7.3        BGA焊球网络分配        44( N% x% Q0 o+ I8 @9 w* m
1.7.4        通过EXCEL表格进行的PINMAP        47
9 w0 z* S. e1 a2 T/ V1.7.5        BGA中部分PIN网络整体右移四列例子        482 T& N. [/ Z) |+ H, }( {
1.7.6        规则定义        51
; r) t' s' f; K* E( i3 i( x1.7.7        差分线自动生成方法2        587 }4 I8 q- }' B# U8 s* B. E1 P
1.7.8        基板Layout        58
& ^$ X% n/ {0 p7 M1.8        光绘输出        64- P- r# `# t6 @% ?
1        第8章 封装链路无源测试        5
$ ]2 j0 \, L) d4 c6 K" a& I1 |1.1        基板链路测试        5
. L$ T8 o- ^1 m' j- u; ?2 R3 [( |$ W1.2        测量仪器        5
7 W2 x  D5 ~8 s' \3 L! {/ v1.3        测量例子        5
! m9 G! G1 [. m# y1.4        没有SMA头的测试        7) S' X* D* a, P% e/ O2 U* n2 I5 G1 Z
1        第9章  封装设计自开发辅助工具        54 E8 D9 Q: |: M
1.1        软件免责声明        5( K+ n( W( r# ]8 d
1.2        Excel 表格PINMAP转入APD        6- A. x7 y) s) J/ S$ p* E$ E
1.2.1        程序说明        6
9 u7 X. n& c% ^; E% |: [8 i: A1 T1.2.2        软件操作        7
9 N# o, X; @! K7 K1.2.3        问题与解决        13
8 h& u7 z  S: f1.3        Excel PINMAP任意角度翻转及生成PIN NET格式        14; k$ K* h0 X9 u; v4 Q( ^
1.3.1        程序说明        14" ]" q. E- D$ Z
1.3.2        软件操作        14) g( L: N2 j. g
1.3.3        问题与解决        18
8 d4 `/ J9 Y. W& ~3 Z1.4        把PIN NET格式的文件转为的Excel PINMAP形式        18
" `8 k# u( m6 S  ?1.4.1        程序说明        18% u3 `3 h* H+ @+ [
1.4.2        软件操作        19
( U  N9 a8 O3 X1.4.3        问题与解决        20
- D9 {. _8 w( q' P" ^
 楼主| 发表于 2014-7-18 12:18 | 显示全部楼层
大家对书中的内容有疑问的话请在 IC封装设计与仿真版块 留言即可, r- o6 H: j/ U* _6 e

五级会员(50)

Rank: 5

发表于 2014-7-18 15:04 | 显示全部楼层
支持阿毛!感觉转行一路漫长!
发表于 2014-7-18 16:14 | 显示全部楼层
支持!自己也要多涨些知识。明天入手一本

六级会员(60)

CAD工程师

Rank: 6Rank: 6

发表于 2014-7-18 16:24 | 显示全部楼层
恭喜出版新书
专业服务:(价格面议)
代写作业
拉等长
调丝印
喂猪
欺负同学
打老师

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2014-7-19 08:18 | 显示全部楼层
谢谢把经验分享出来

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2014-7-19 13:13 | 显示全部楼层
恭喜,要学习,入手一本~

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2014-7-22 08:42 | 显示全部楼层
毛总:新书已收到,感谢辛苦奉献  自我查漏补缺中......

五级会员(50)

Rank: 5

发表于 2014-7-22 09:07 | 显示全部楼层
毛大师:请问您的封装宝典是基于什么LAY软件做的,每个EDA软件都是不一样的做法啊,我是没整明白,还是通用的,或是仅仅是封装的介绍?您解释扫盲一下好吗?谢谢!

二级会员(20)

Rank: 2Rank: 2

发表于 2014-7-24 17:01 | 显示全部楼层
本帖最后由 总统2 于 2014-7-25 08:42 编辑 " e. ]4 V- X, N/ \: D* }
0 w8 [9 S9 }8 a5 q" {0 c
支持大神!!!想问一下,这本书适合才工作的小白吗?怕太高深看不懂!!!

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2014-7-25 11:20 | 显示全部楼层
出新书,恭喜了
9 N( H0 I# ^1 K( _+ D1 E8 e" |2 @支持。

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2014-7-25 11:46 | 显示全部楼层
书里面有没有光盘,盘子里有没有做的标准库,要是整个中国都只用一种库标准就好了,就没那么多麻烦事,要是能放些SI的库进去就最好了?
 楼主| 发表于 2014-7-25 16:08 | 显示全部楼层
总统2 发表于 2014-7-24 17:012 v2 q6 H" x& U/ e1 z& s4 c
支持大神!!!想问一下,这本书适合才工作的小白吗?怕太高深看不懂!!!
# q; _- _+ r& _4 e: K6 ^
至少目前在市面上不会有比这本更适合的了

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2014-8-1 16:58 | 显示全部楼层
好东西,到时入手一本看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号 )

GMT+8, 2019-9-18 10:50 , Processed in 0.093750 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19925233282

快速回复 返回顶部 返回列表