找回密码
 注册

扫一扫,访问微社区

楼主: amao

新书《ic封装基础与工程设计实例》已在亚马逊,京东,当当等卖场开卖

    [复制链接]
 楼主| 发表于 2015-2-2 10:32 | 显示全部楼层
1        第1章 常用封装简介        64 p4 a9 O, q( I; Q2 ?& P
1.1        封装        6
+ r3 s7 j) A9 ~1.2        封装级别的定义        6
4 n1 @" C1 c& R& _/ V% v2 w4 b. H1.3        封装的发展趋势简介        6& Z1 ^; ^0 \$ ^% P- h
1.4        常见封装类型介绍        91 A. S+ G- |- k
1.4.1        TO (Transistor Outline)        9
( q+ m' H  l, C) s/ B! G, W1.4.2        DIP (Dual In line Package)        96 x$ o# w/ |, Q7 y- P
1.4.3        SOP(Small Out-Line Package)/ SOJ( Small Out-Line J-Lead Package)        106 Z+ F2 n8 V+ E& X. L" U
1.4.4        PLCC (Plastic Leaded Chip Carrier)        11
6 Q: H6 n5 n5 Q/ S. Q7 f! [1.4.5        QFP(Quad Flat Package)        11% J: Z* ?+ h# M9 k
1.4.6        QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier)        16
0 r" }' s# t. a2 V+ p1.4.7        Lead Frame进化图        170 q3 I, l$ ^! K" O' z
1.4.8        PGA(Pin Grid Array Package)        17# j) i+ v6 }1 G0 t, \- P
1.4.9        LGA (LAND GRID ARRAY)        184 E5 N+ x: z- y7 o
1.4.10        BGA(Ball Grid Array Package)        18; j- u  j( \, i) D/ v, q
1.4.11        T BGA (Tape Ball Grid Array Package)        19
8 Y: P3 B8 }. A8 D1.4.12        PBGA (Plastic Ball Grid Array Package)        20+ |+ A* R/ x2 i! ]6 l! n
1.4.13        CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA)        21
3 M$ H* l0 x  p0 l2 l( J. l1.4.14        FC-PBGA(Flip-Chip Plastic Ball Grid Array)        220 u/ H2 z0 ~! F2 l( |
1.4.15        WLCSP(Wafer-Level Chip Scale Packaging Technology)        23- q: l, y5 e% _% C* u
1.4.16        MCM(Multi-Chip Module)        25
1 }& l2 Y6 ^# }5 }( u" a1.4.17        SIP(System In Package)        26( F, l* L) n5 z$ Q4 Y0 R# ^
1.4.18        SOC        27! H1 f0 S3 K; X1 C9 p+ H+ B2 v- L
1.4.19        PIP(Package In Package)        30/ A' Q' e$ [# M- M$ a; W1 t" W: D
1.4.20        POP(Package On Package)        30
( P2 N- M& B! r; X1.4.21        TSV (Through Silicon Via)        32
6 m% J$ @7 b9 x5 p4 c! W) [1.5        封装介绍总结:        34) c3 I) F# o: W8 Q. ^) V
1        第2章Wirebond介绍        5
! n1 ]7 r! C. v& |9 K2 p  a) W8 T' J1.1        Wire bond 特点(成熟,工艺,价格)        5% `6 J( E5 W2 M% {5 x4 H
1.2        Wribond的操作过程(每步骤有图)        8
1 [$ ]" s/ `! K3 C  i1.3        哪些封装适合于使用Wire bonding工艺        122 S; k' Z) t4 `6 t
1.4        Wire bonder机器介绍        14
  _7 J+ G1 q8 d( H9 U1        第3章 LEAD FRAME QFP封装设计        6
# ~8 u3 Y7 X' X% }" e" ^3 j1.1        QFP Lead Frame介绍        6
" P9 b( p8 C/ L! y1.2        Lead frame 材料介绍        8
# Z  O5 ]( N9 E' `( e1.3        Lead frame design rule        8* M; U$ }9 }: J( O% J
1.4        QFP Lead Frame 设计方法        10
6 i0 n8 r$ c0 c7 s  E7 H1.5        Wire Bonding设计过程(以autocad为例)        177 D+ ^6 _! ]) T
1.6        Lead frame Molding过程        225 M& X2 N% A2 q- N- e) i5 ]: s
1.7        QFP Punch成型  (整块没Punch lead frame的图)        24
4 Z  `, b& f- Z0 b1.8        常用Molding材料的一些介绍        26+ o- n! A7 ]9 l9 q2 M% F
1.9        QFP lead frame生产加工流程        280 H6 b' D5 n5 \+ t$ `2 k
. q: d6 `1 x8 T. N
第4章 PBGA封装设计        7
1 a" z" Q1 c+ X% B1        WB_PBGA 设计过程        7
; i5 a) J) X* u0 r, I1.1        新建.mcm设计文件        7" ?  t! x- ^" p' I. F
1.2        导入芯片文件        8; O8 X  b) t& q2 G, T
1.3        生成BGA的footprint        13
5 ]# k% U6 P8 C1.4        编辑BGA的footprint        17
( s: |5 v8 a7 {2 ~1.5        设置叠层Cross-Section        20* m5 q* M" {6 p) Z
1.6        设置nets颜色        21
) P# z* K; m. ?) {2 D3 c1.7        定义差分对        228 j+ |* J  N5 J0 e7 E: g
1.8        标识电源网络        23# I6 f' X2 z0 X5 V+ G6 ~  x
1.9        定义电源/地环        24% u; o; E7 W8 v8 k) v; K
1.10        设置wire bond导向线WB_GUIDE_LINE        27
* \. i& O1 W( v# @1.11        设置wire bond 参数        30
1 F2 U$ M8 S* _0 ]1.12        添加金线 wirebond add        34
9 U" T6 t4 P8 M$ N$ A. R+ d+ s1.13        编辑bonding wire        36, O2 d. h4 Y/ m
1.14        BGA附网络assign nets        38: D8 Y- c' W6 d
1.15        网络交换Pin swap        42
  K  v/ S0 e8 l( w5 }1.16        创建过孔        442 Z: P( i5 M" {! t' G% |
1.17        定义设计规则        46  }! p* H6 ]/ o" f/ ^9 M
1.18        基板布线layout        49
2 A, O4 v1 @3 p, ^1.19        铺电源\地平面power/ground plane        51
! U0 M# H% g$ N8 H( ?1.20        调整关键信号布线diff        538 U9 c  a7 j" |" _$ {( G
1.21        添加Molding gate和DA fiducial mark        56
3 E4 u. b9 P6 O( g! X  K5 D2 u% \8 t1.22        添加电镀线plating bar        585 t0 h! c3 x6 K, ]. N$ ^( ~
1.23        添加放气孔degas void        62
5 k5 z  J% ]' V- D1.24        创建阻焊开窗creating solder mask        64
5 ?. J7 |! s2 R  m' m1.25        最终检查check        67
- r8 ?1 ?$ e& I+ q4 ]+ [1.26        出制造文件gerber        68( a5 P8 h6 ^# z1 X) x; c
1.27        制造文件检查gerber check        72" U& u& v( K% ~' x' J6 d9 ?( \
1.28        基板加工文件        74. }! q: e- o! _6 S9 z3 u
1.29        封装加工文件        75+ y7 {- W7 K9 {1 h9 }& j& l
* ?  K7 t8 H+ O, [3 q% q
1        第7章 pbga assembly process        7! l% P6 Y% G% l6 @
1.1        Wafer Grinding(晶圆研磨)        7% G" @* G% ^; b; |+ s, e
1.2        Wafer Sawing(晶圆切割)        9
$ E( G3 x5 B, ^% q1.2.1        Wafer Mounting(晶圆贴片)        109 T$ {- ]( g: _9 |9 u
1.2.2        Wafer Sawing(晶圆切割)        10
/ R8 d, T+ J8 R* ~4 ^: q1.2.3        UV Illumination(紫外光照射)        11; p: s. f: J8 V
1.3        Substrate Pre-bake(基板预烘烤)        11
6 w% t# q2 U0 ]1.4        Die Attach(芯片贴装)        127 o7 ]( t- a9 G0 E' S
1.5        Epoxy Cure(银胶烘烤)        14  I4 g# q3 o7 X& h# |
1.6        Plasma Clean (电浆清洗Before WB)        14. j! S+ P; }3 F/ Y* U- I
1.7        Wire Bond(金丝球焊)        15, O  c% j5 ~' d
1.8        Plasma Clean (电浆清洗Before Molding)        176 W' p; |% k) S) W/ h# D" p3 i4 C" B
1.9        Molding(塑封)        18
; s" W5 z% T+ ~# l# A2 B1.10        Post Mold Cure (塑封后烘烤)        199 d; Y2 q* {1 @  X$ e
1.11        Marking(打印)        20
+ N8 b# i6 e5 L! J4 i0 ]1.12        Ball Mount(置球)        22
( d1 Y  }% D7 j3 Q1.13        Singulation(切单)        22
9 b$ [! ^1 r0 R) T2 B" K9 t1.14        Inspection(检查)        23* C7 y; f! J) a! f; f# [2 f# k3 A, {
1.15        Testing(测试)        24
3 k) g7 C0 p4 c; ]1.16        Packaging & Shipping(包装出货)        25
: n8 W. X- m4 S4 o3 k9 p$ k, n; x/ i
* ~( ~  N1 Y9 ]# t5 l( g1        第6章 SIP封装设计        8
; Y4 D' ~" P9 o1.1        SIP Design 流程        94 r7 b2 v( @" L$ r3 r
1.2        Substrate Design Rule        115 A4 j2 }0 I, B1 ^+ O, Q" W
1.3        Assembly rule        14
9 o: L. x( ]8 f  Z7 V. |: T1.4        多die导入及操作        16! P4 \8 [# `+ ]  N
1.4.1        创建芯片        16
8 x/ M+ c/ ?  p0 m. v1 l! N7 T: `1.4.2        创建原理图        34- V- I0 a- d# q) w6 T3 `
1.4.3        设置SIP环境,封装叠层        36- m2 M; o; m3 [2 e# M
1.4.4        导入原理图数据        42
% g4 R$ E& Q+ I1.4.5        分配芯片层别及封装结构        46
% \( p6 f1 O( s% ~6 g' m1.4.6        放置各芯片具体位置        49
/ H: f7 y" [; m# R/ N3 Q1.5        power/gnd ring        450 f5 _( {6 G. t; c6 O* ~
1.6        Wire bond Create and edit        59
! l9 ^6 k$ |" k% {: ^8 Y6 Q1.7        Design a Differential Pair        681 ]7 e# s- s3 o
1.8        Power Split        73
: v6 g. n' `+ u' g1.9        Plating Bar        78" Y: W2 m" v( F' y  r: v: \
1.10        八层芯片叠层        83. V% S) o6 `) W: l! a0 c" L
1.11        Gerber file/option        83
6 j2 ]; q- n) w* e* ~/ E1.12        封装加工文件输出        91
+ P" g( m  o+ f' M2 M8 y" _; P& \3 |8 x1.13        SIP加工流程及每步说明        100
% }$ o- V+ M- a2 p0 k1        第7章 FC-PBGA联合设计        7( x' V" R( o; f
1.1        高PIN数FC-PBGA封装基础知识        7
. s1 j  d+ U! Z# A$ h1.1.1        高PIN数FC-PBGA封装外形        7
- c5 Y4 v! m$ h7 h& E1.1.2        高PIN数FC-PBGA封装截面图        7
3 Z; }8 E8 O/ n& h1.1.3        Wafer        86 K7 Y% ]5 O9 |7 Y. n) t+ [1 L
1.1.4        Die/Scribe Lines        8
" u( p) P2 Q8 d& [$ h  G1.1.5        MPW(Multi Project Wafer)        8
9 m3 }" D& e) W$ I1.1.6        BUMP(芯片上的焊球)        9: X; ^( p! I+ \+ M; a
1.1.7        Ball(封装上的焊球)        9
6 X* C6 ~4 Z! K1.1.8        RDL        10
$ O# z! m' i" ]! K9 a  V1.1.9        SMD VS NSMD        11/ |$ o. j. }2 \( K: J
1.1.10        FlipChip到PCB的链路        12
- e$ Z! h3 |, u1.2        封装选型        12
$ W  U. T! Z, ]$ n1.2.1        封装选型涉及因素        12  [. l5 k0 ^. @9 `4 B
1.3        CO-Design        146 h. a8 x( M) }
1.4        Vendor推荐co-design的流程        14
. a" J. `# E- w. n4 ?1.4.1        Cadence的CO-design示意图        15
: G1 A7 a# U. m& Y6 V! r: w1.5        实际工程设计中的Co-Design流程        16- I1 B0 c3 e- v4 ?  o! ?
1.5.1        Floorplan阶段        183 w" q6 Q5 d4 ]. U! W6 {7 H" X% w
1.6        FLIPCHIP设计例子        29
" K2 G/ B' l$ \2 J4 {1.6.1        材料设置        29
: L1 y6 @/ s9 f5 V) }9 D  x* h! [' d1.6.2        Pad_Via定义:        32$ X" F3 q: ]; @/ Y
1.6.3        Die 输入文件介绍        34
& T: U/ d: x' ~* b5 w% F$ ]; c1.7        Die与BGA的生成处理        34
- x' U2 o5 v7 m3 U! |1.7.1        Die的导入与生成        344 U" X9 B& n- F
1.7.2        BGA生成及修改        38" k- l/ D  t/ N( @5 W: D7 o
1.7.3        BGA焊球网络分配        44
$ `  Y& E6 f& H. _  |1.7.4        通过EXCEL表格进行的PINMAP        47) h3 R( k! c4 V
1.7.5        BGA中部分PIN网络整体右移四列例子        48
: t: y6 S! ?5 X9 L# X" E- t1.7.6        规则定义        51# w6 K2 O( V8 h, U) N6 j
1.7.7        差分线自动生成方法2        58
# ]2 O4 v9 e+ V0 F, C1 ]1.7.8        基板Layout        58
3 W4 P9 h, o5 \$ a  E1.8        光绘输出        643 G! o! j9 ~! i8 ?& j! O
1        第8章 封装链路无源测试        5& _6 L) Y" ]2 @& B
1.1        基板链路测试        52 n' B% Y, J6 [8 ^) o! s, H
1.2        测量仪器        5( U) |# p" _& s' |
1.3        测量例子        5! o( ~- `0 f' q  E7 z/ Q1 m
1.4        没有SMA头的测试        7
) g; l/ u7 B8 B7 P. U  Z1 l* _1        第9章  封装设计自开发辅助工具        5' ?+ r% O# i$ C
1.1        软件免责声明        53 o* m* q  V, u7 \8 r3 [" N
1.2        Excel 表格PINMAP转入APD        60 l9 c% f# ]5 [# [
1.2.1        程序说明        6
8 n- o$ ]; M- V% W2 f1.2.2        软件操作        7
0 I. G9 ~  o6 e$ e5 ]1.2.3        问题与解决        13
) r- F6 s$ `  ~( R, V1.3        Excel PINMAP任意角度翻转及生成PIN NET格式        14' f8 v9 v/ N4 S# q2 Q
1.3.1        程序说明        14& v, a. E. y: d" g
1.3.2        软件操作        14
$ d, t% U5 \% U, O; j7 B/ _6 _% Q! o1.3.3        问题与解决        185 n% @. x' ?9 a/ @* B  Q8 K, l
1.4        把PIN NET格式的文件转为的Excel PINMAP形式        18
  k; O+ e% B, j6 j1.4.1        程序说明        18( [; p* |3 c4 P; ]% k  l2 s  D
1.4.2        软件操作        19
$ n$ D8 J9 o' X6 o" i! h1.4.3        问题与解决        20$ ]  f. ]) D5 B* g$ o

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2015-2-2 17:41 | 显示全部楼层
要么咱买本看看
 楼主| 发表于 2015-2-2 20:08 | 显示全部楼层
关键是我们可以给你回复书中的问题

初级新手(9)

Rank: 1

发表于 2015-3-2 09:37 | 显示全部楼层
支持一下

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2015-3-3 19:39 | 显示全部楼层
好书,推荐!

二级会员(20)

Rank: 2Rank: 2

发表于 2015-3-3 19:42 | 显示全部楼层
hao hao hao

二级会员(20)

Rank: 2Rank: 2

发表于 2015-3-8 10:47 | 显示全部楼层
支持一下老师4 u3 c6 Y- d, d, B4 L& H- }7 ?

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2015-3-9 13:30 | 显示全部楼层
可以买来看看嘛

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2015-3-12 17:20 | 显示全部楼层
回帖是一种美德

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2015-3-13 09:21 | 显示全部楼层

二级会员(20)

Rank: 2Rank: 2

发表于 2015-3-14 16:54 | 显示全部楼层
书买了,内容很不错

初级新手(9)

Rank: 1

发表于 2015-3-18 21:57 | 显示全部楼层
谢谢楼主, 下载的同志都应该回复一下

初级新手(9)

Rank: 1

发表于 2015-3-20 22:42 | 显示全部楼层
支持一下

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2015-4-2 23:12 | 显示全部楼层
已读完,有些启发,但大多都是基础的东西,初学者很适合看。

点评

如有需要,我们后面可以推出高级版  发表于 2015-4-3 09:02

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2015-4-3 20:10 | 显示全部楼层
zane 发表于 2015-4-2 23:122 k$ d  ?8 D% y. r2 \/ X
已读完,有些启发,但大多都是基础的东西,初学者很适合看。

+ x" |7 ~5 `) J- ~$ D3 o就目前国内IC行业即将大刀阔斧的形式讲,可以把国人IC封测的经验有重点的深入剖析一些,这对于中国芯的人才队伍的壮大还是很有好处的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号 )

GMT+8, 2019-9-18 11:17 , Processed in 0.093750 second(s), 25 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19925233282

快速回复 返回顶部 返回列表