找回密码
 注册

扫一扫,访问微社区

6月30日-EDA365射频、EMC公益课深圳站
楼主: amao

新书《ic封装基础与工程设计实例》已在亚马逊,京东,当当等卖场开卖

    [复制链接]
 楼主| 发表于 2015-2-2 10:32 | 显示全部楼层
1        第1章 常用封装简介        66 ]/ ?# w4 Q/ Q' J7 W( V
1.1        封装        6/ f; F: U5 M( E
1.2        封装级别的定义        6
$ U9 b0 t" ^  N: b1.3        封装的发展趋势简介        68 Y+ q" v4 o, C5 Q
1.4        常见封装类型介绍        9  F7 C- ?' w3 V
1.4.1        TO (Transistor Outline)        9
; u& P2 I' E, D5 B) O1.4.2        DIP (Dual In line Package)        9* E6 t5 L' D* p9 o2 I2 a3 }5 t* q; e
1.4.3        SOP(Small Out-Line Package)/ SOJ( Small Out-Line J-Lead Package)        10
) D# I  V/ a; S/ @- s& B( H7 q1.4.4        PLCC (Plastic Leaded Chip Carrier)        11
- W5 Y, ~# k" ]7 e/ T  ?1.4.5        QFP(Quad Flat Package)        11
9 G+ v; Y" ~6 ?1 R' g8 H5 M1.4.6        QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier)        16
: _9 H, |2 |  ^1.4.7        Lead Frame进化图        17
2 K" z2 O) ^. K+ V6 `9 o1.4.8        PGA(Pin Grid Array Package)        17
2 F" G9 @8 a0 O% k- J1.4.9        LGA (LAND GRID ARRAY)        18. p4 J3 D6 y+ s7 J3 ?4 h
1.4.10        BGA(Ball Grid Array Package)        185 e6 q5 W( n9 n  m$ ^, u
1.4.11        T BGA (Tape Ball Grid Array Package)        19  \* m$ `5 U$ J# S1 _# A
1.4.12        PBGA (Plastic Ball Grid Array Package)        20
1 V. x! r9 g: O# f# @& v1.4.13        CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA)        21
4 f9 g! h& }, S  F1.4.14        FC-PBGA(Flip-Chip Plastic Ball Grid Array)        224 n& R" Y4 x# N
1.4.15        WLCSP(Wafer-Level Chip Scale Packaging Technology)        23) \8 V% i7 S; L( u
1.4.16        MCM(Multi-Chip Module)        259 k- I; M- d* x2 x; i% ]
1.4.17        SIP(System In Package)        26
; K0 V; W+ e' L& L1.4.18        SOC        27
. X3 _% f" }+ E; E  ^& y2 f1.4.19        PIP(Package In Package)        307 X: {  y- m6 e9 z! z, ~
1.4.20        POP(Package On Package)        30# m; c% y! t& n- l( L% k
1.4.21        TSV (Through Silicon Via)        32
5 D4 O- c  O8 ~0 }. o5 d1.5        封装介绍总结:        34
& T- ~! R+ ~* k: Z, i1        第2章Wirebond介绍        5' d& Y' F  A& d" S3 ]% h0 z
1.1        Wire bond 特点(成熟,工艺,价格)        5
) x9 F2 Y9 |9 y; V0 r; @1.2        Wribond的操作过程(每步骤有图)        8
6 ~# d4 o0 D2 V- E% y* d& m' t1.3        哪些封装适合于使用Wire bonding工艺        129 n0 ^/ ]' E/ [# _1 m
1.4        Wire bonder机器介绍        14
0 H& `' `& v. J( ^6 B' j5 M1        第3章 LEAD FRAME QFP封装设计        6
, v1 F; G6 \6 n' y3 G) `* w/ y" B1.1        QFP Lead Frame介绍        6: K% W4 W  M' o9 ?6 r  J
1.2        Lead frame 材料介绍        8
1 t5 m! R9 A1 R- o! |; f1.3        Lead frame design rule        8( S- s) _2 S) Z! s* Q
1.4        QFP Lead Frame 设计方法        10
  {0 ~6 U+ o1 p! x; {$ f& j  p1.5        Wire Bonding设计过程(以autocad为例)        17
+ n' X- O9 S" Z, _# W" l$ I/ h1.6        Lead frame Molding过程        22- }9 R3 O# q" R- j
1.7        QFP Punch成型  (整块没Punch lead frame的图)        24: O! _8 z8 |& l# L: K2 q9 F- O
1.8        常用Molding材料的一些介绍        26
0 J2 Q; o' _" Z' f6 E  a( V1.9        QFP lead frame生产加工流程        28
' w2 r$ F' ^; G$ i4 W
. J# J3 _% Q) A% m5 _& i第4章 PBGA封装设计        7
" a1 Q  s7 F+ W! ]6 `1        WB_PBGA 设计过程        72 I4 }& h2 {9 U& Z/ H0 P
1.1        新建.mcm设计文件        7
% O$ T! Q0 `& F, S1.2        导入芯片文件        8
# d& a3 A3 K% Q  K1.3        生成BGA的footprint        136 w) x2 y; {* B5 m/ g. c
1.4        编辑BGA的footprint        17
7 k7 V, M: I5 _1 c8 M1.5        设置叠层Cross-Section        20$ {+ y4 h- V6 a: c
1.6        设置nets颜色        211 }# H' w% Z$ |+ Y' i% i& U4 r: v
1.7        定义差分对        22! G7 [6 `- v# V) q  [2 Y
1.8        标识电源网络        23
" }9 m( h$ d: n( Y! h" V  C8 U! g& A1.9        定义电源/地环        24
$ Y, m2 r4 h' z1.10        设置wire bond导向线WB_GUIDE_LINE        27
/ R8 @9 N  H+ A5 n, z1 v4 L1.11        设置wire bond 参数        30
: m9 S! q- d9 F1.12        添加金线 wirebond add        34
+ @' {  D2 S6 h; q3 k% d4 h1.13        编辑bonding wire        36, U7 u- c( @4 b6 k1 }
1.14        BGA附网络assign nets        38
- ?: C' S+ b. ~$ E+ t6 v9 }# c1.15        网络交换Pin swap        42
; C; k/ A/ N6 k5 v+ _: A1.16        创建过孔        44
/ v+ L  t3 z3 G1.17        定义设计规则        46
, e/ A& c: b7 V. r# J( J: E' Q: ~% j1.18        基板布线layout        49& n2 \( X$ D' @2 r9 R, M+ k( B
1.19        铺电源\地平面power/ground plane        51
! q1 I* g' n9 O8 R9 Z6 _1.20        调整关键信号布线diff        536 s3 ~) U8 u! O9 G4 I- a3 X
1.21        添加Molding gate和DA fiducial mark        56
  `  q+ ]$ N8 P# k$ G1.22        添加电镀线plating bar        582 @) O% `) n+ _% E
1.23        添加放气孔degas void        62
5 a! ~; l$ H- Q2 z1.24        创建阻焊开窗creating solder mask        64
5 |# u$ ^  i7 R4 W! }( K; B1.25        最终检查check        67
% S: F8 E- ]" o1 x4 H% N3 N3 _5 D: t1.26        出制造文件gerber        68) k7 R% ?; b" S/ A) T
1.27        制造文件检查gerber check        72
" T; g" Q/ y9 I- y1.28        基板加工文件        749 M7 Y' Y# K, s' B! w
1.29        封装加工文件        75
; @' B9 f; ]( d
6 M2 z0 a# z' y/ Y: R1        第7章 pbga assembly process        7$ ^$ _5 e1 B+ }# d
1.1        Wafer Grinding(晶圆研磨)        7
' S7 N* p6 k- ^5 F% `8 g1.2        Wafer Sawing(晶圆切割)        9
8 d( |3 O7 \: g* k, X) V& d1.2.1        Wafer Mounting(晶圆贴片)        10
- S" [, D& ?5 x. R: u5 c9 {1.2.2        Wafer Sawing(晶圆切割)        10
! `% \: ]; W3 T  I1 v/ V% B1.2.3        UV Illumination(紫外光照射)        11
8 x, [9 R, V/ ]4 d4 U) }: X+ F1.3        Substrate Pre-bake(基板预烘烤)        11
; w, e1 O, P1 ~1 F/ G/ y" N1.4        Die Attach(芯片贴装)        12; Z3 f/ [7 b, q  \* z
1.5        Epoxy Cure(银胶烘烤)        14' h3 m( [2 [0 P9 J# Y/ A# A
1.6        Plasma Clean (电浆清洗Before WB)        14$ W! X% C: ?1 P  V" i9 t
1.7        Wire Bond(金丝球焊)        15
( r9 D- s  I- W6 n1.8        Plasma Clean (电浆清洗Before Molding)        17
; p. L; y, J+ E% q1 l' L1.9        Molding(塑封)        18
8 _4 i6 V& A6 X. _0 q: v1.10        Post Mold Cure (塑封后烘烤)        19
# }0 x3 q2 w% v9 u3 _$ E7 ~1.11        Marking(打印)        20+ }0 `/ I" I. T& Z
1.12        Ball Mount(置球)        22# z/ O" K! f3 }
1.13        Singulation(切单)        221 P. `3 I2 S: B0 H
1.14        Inspection(检查)        23" b# X6 ]. R6 l, K) Q- U3 ]
1.15        Testing(测试)        24& m& h4 l. @0 R
1.16        Packaging & Shipping(包装出货)        25: S  z5 R/ G6 X/ O

' G) ]$ i& o5 ?. n) l1        第6章 SIP封装设计        8/ H8 n& V/ N; K# D0 _8 ?* e8 H
1.1        SIP Design 流程        9! s5 N( {9 ?7 W/ f/ ]
1.2        Substrate Design Rule        114 q3 p( e; A2 Q; E+ Q" L+ i
1.3        Assembly rule        147 t" D- l, Q0 I
1.4        多die导入及操作        16; H) L. c8 I; q( q8 I8 G5 ~
1.4.1        创建芯片        165 N, Y5 t, F+ n$ L) S& u4 {% D3 t
1.4.2        创建原理图        34
3 j4 A! @) w8 q% i: T1.4.3        设置SIP环境,封装叠层        362 |1 P- ?  ?9 O" g
1.4.4        导入原理图数据        42
( ~) B4 ^! y; w% g; `1 k1.4.5        分配芯片层别及封装结构        46
7 Y' s1 S/ T* x0 k: m/ f% K1.4.6        放置各芯片具体位置        49
/ r: C7 z9 C" \7 Y0 q+ b1.5        power/gnd ring        459 z" n& r" u" W+ {
1.6        Wire bond Create and edit        59
# j! j# h/ K# b1.7        Design a Differential Pair        68; ^+ ^" G' I1 D) J
1.8        Power Split        73- y$ D* {; ~5 h8 F; b- Z! Q
1.9        Plating Bar        78. n" D" W5 t& `5 f, g
1.10        八层芯片叠层        83
  s) o, H  \! l8 @) V1.11        Gerber file/option        83
# x- N# ]* A9 w+ p' M5 W1.12        封装加工文件输出        91! S! \5 O1 s1 O
1.13        SIP加工流程及每步说明        100
8 k9 l, g" @* k. @1        第7章 FC-PBGA联合设计        7
+ X( e% C# U1 H0 d4 Z2 P1.1        高PIN数FC-PBGA封装基础知识        7
% P3 e7 B7 ]% m: W- v: K* }( X1.1.1        高PIN数FC-PBGA封装外形        7/ E7 y$ ~) {! O! u; G
1.1.2        高PIN数FC-PBGA封装截面图        7
7 q8 r# K% x0 N- b5 y1.1.3        Wafer        8
. e5 r7 T; g9 p1 d/ g1.1.4        Die/Scribe Lines        8
. b, }  ~' Y  N8 j* O1.1.5        MPW(Multi Project Wafer)        8
; c6 }4 N2 ]) u$ D1.1.6        BUMP(芯片上的焊球)        9
: ]+ {7 y+ K* D' `8 y' Y3 ]3 V( [1.1.7        Ball(封装上的焊球)        9- ?) O0 j4 }# N0 i$ d
1.1.8        RDL        107 ?3 U, Y8 y; u- J5 d
1.1.9        SMD VS NSMD        11
% Q0 @) p5 `& \" g- G/ G1.1.10        FlipChip到PCB的链路        12
& }; I; N: B5 ]4 {1 ?" L6 p+ L0 p1.2        封装选型        125 b; ]( r, z) [) B- ~
1.2.1        封装选型涉及因素        12
0 ]- s: O+ z8 @1.3        CO-Design        140 B; Y; |/ z+ X* w+ U: Y
1.4        Vendor推荐co-design的流程        14
# O0 f8 D( z" P2 h1.4.1        Cadence的CO-design示意图        15
( ?; P) _4 x2 m) x9 ~$ v+ k1.5        实际工程设计中的Co-Design流程        168 p% j, K$ }, {# O; r+ {1 N
1.5.1        Floorplan阶段        18
3 _7 ~* S6 l" i& J0 s1.6        FLIPCHIP设计例子        29
6 \9 x/ ~  q& q9 ~+ j* t1.6.1        材料设置        29' K" Y6 k2 t0 y' {2 f" s
1.6.2        Pad_Via定义:        32+ |* n/ Y6 G$ {
1.6.3        Die 输入文件介绍        34: ]) B  X" [* G$ A/ F, F
1.7        Die与BGA的生成处理        341 \$ @9 v& L( T( j
1.7.1        Die的导入与生成        34
4 W- V1 V7 Q; q% N! \: F3 `2 Y3 d9 t1.7.2        BGA生成及修改        383 }$ |2 a8 I- z0 i; T: F7 q0 b- Q
1.7.3        BGA焊球网络分配        445 q3 u6 G) m0 x  l- v2 ^
1.7.4        通过EXCEL表格进行的PINMAP        47
  j2 X0 _# A4 F' Z( G! X  O) w* u1 ^1.7.5        BGA中部分PIN网络整体右移四列例子        48
/ |7 v- h4 v8 p# Y5 Y# \: e, C1.7.6        规则定义        51
) F  U( a( p3 f1.7.7        差分线自动生成方法2        58+ U# j" X1 `9 }- V, A+ W$ \5 Y! j
1.7.8        基板Layout        58  V6 C% @8 p1 p/ h- v3 S
1.8        光绘输出        644 V% u& s- p6 J) o% L6 G
1        第8章 封装链路无源测试        56 W1 S6 ~* S9 t" c; P
1.1        基板链路测试        5! t5 K+ M2 J6 Z
1.2        测量仪器        5
; s- _; w; @1 s4 G. a- ?  t  Y$ Y4 o1.3        测量例子        5
# n; @# A3 o$ u! N! x/ a, ?: \1.4        没有SMA头的测试        7% ~+ R  m( H$ N1 _2 k. r$ \
1        第9章  封装设计自开发辅助工具        5' p; @9 j4 }: B' H
1.1        软件免责声明        56 G2 |3 q$ _' ^' t
1.2        Excel 表格PINMAP转入APD        6
) n: H0 s% m& C( ?) k4 t. E) ]+ y1.2.1        程序说明        68 {2 b  _) `0 s
1.2.2        软件操作        7
, b' N0 H4 }/ N4 ?0 D1 O/ p1 B1.2.3        问题与解决        13
# N; {, G, l& B7 \) G+ `1.3        Excel PINMAP任意角度翻转及生成PIN NET格式        14
( v/ r" \* K% D# C1.3.1        程序说明        14
7 T# L: W: k4 N4 J- H5 n  \& ]. g1.3.2        软件操作        14' y% [5 _; ~0 J1 V7 g% f) J
1.3.3        问题与解决        18  n# H! c( U7 ~
1.4        把PIN NET格式的文件转为的Excel PINMAP形式        18
4 Z/ y1 N  P4 e1.4.1        程序说明        18
* [+ _: K# K6 Y  l7 u% \1.4.2        软件操作        19& b* N, x9 s7 b# @1 m/ |
1.4.3        问题与解决        20
, O4 }% a4 {3 Q1 M. z5 x4 k

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2015-2-2 17:41 | 显示全部楼层
要么咱买本看看
 楼主| 发表于 2015-2-2 20:08 | 显示全部楼层
关键是我们可以给你回复书中的问题

初级新手(9)

Rank: 1

发表于 2015-3-2 09:37 | 显示全部楼层
支持一下

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2015-3-3 19:39 | 显示全部楼层
好书,推荐!

二级会员(20)

Rank: 2Rank: 2

发表于 2015-3-3 19:42 | 显示全部楼层
hao hao hao

二级会员(20)

Rank: 2Rank: 2

发表于 2015-3-8 10:47 | 显示全部楼层
支持一下老师
7 x2 c4 h' X& W! k; X* j+ A$ l

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2015-3-9 13:30 | 显示全部楼层
可以买来看看嘛

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2015-3-12 17:20 | 显示全部楼层
回帖是一种美德

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2015-3-13 09:21 | 显示全部楼层

二级会员(20)

Rank: 2Rank: 2

发表于 2015-3-14 16:54 | 显示全部楼层
书买了,内容很不错

初级新手(9)

Rank: 1

发表于 2015-3-18 21:57 | 显示全部楼层
谢谢楼主, 下载的同志都应该回复一下

初级新手(9)

Rank: 1

发表于 2015-3-20 22:42 | 显示全部楼层
支持一下

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2015-4-2 23:12 | 显示全部楼层
已读完,有些启发,但大多都是基础的东西,初学者很适合看。

点评

如有需要,我们后面可以推出高级版  发表于 2015-4-3 09:02

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2015-4-3 20:10 | 显示全部楼层
zane 发表于 2015-4-2 23:122 \2 \5 y( C3 h
已读完,有些启发,但大多都是基础的东西,初学者很适合看。

6 R' [0 Q$ v0 P1 U就目前国内IC行业即将大刀阔斧的形式讲,可以把国人IC封测的经验有重点的深入剖析一些,这对于中国芯的人才队伍的壮大还是很有好处的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号 )

GMT+8, 2019-6-24 21:52 , Processed in 0.078125 second(s), 26 queries , Gzip On.

深圳市电巢科技有限公司

地址:深圳市南山区科技生态园1区2栋A座805 电话:19925233282

快速回复 返回顶部 返回列表