EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 0|主题: 34074|排名: 2

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


画pcb layout出现的问题？ 4人参与	chanfu 2022-8-30 13:59	4 302	oewqe 2022-8-30 15:29
allegro已经布线的器件移动时走线能否一起跟着移动呢 75人参与 ...2	bf109 2010-1-11 16:56	17 15663	13978320981 2022-8-30 11:40
orcad如果页层级的原理图，如果改成非页层级的原理图？ 1人参与	mengzhuhao 2022-8-29 10:27	1 358	mengzhuhao 2022-8-29 11:55
AD中差分规则的问题 5人参与	lou1232003 2022-8-16 15:38	5 267	a407715468 2022-8-29 11:26
1个有源晶振驱动fpga的2个IO，走线方式用菊花链还是T型走线好？ 1人参与	wzh6328 2022-8-29 09:58	1 241	dzkcool 2022-8-29 11:23
allegro高亮，capture不高亮问题 2人参与	jinxinyu 2009-6-11 11:17	7 1765	ASHYLAI 2022-8-29 09:42
求助：allegro 约束管理器 worksheet 4人参与	kerwinash 2014-12-17 11:02	5 808	菜鸡dwidei 2022-8-28 23:17
allgro 导入网表时提示警告 WARNING(SPMHNI-316) 3人参与	qinchunbao 2020-3-5 08:20	3 2098	名字就是这么长 2022-8-28 21:54
关于在焊盘上打孔的问题 8人参与	哼哼唧唧 2022-7-26 14:07	10 530	蜜瓜分你一半 2022-8-28 16:30
对方做好的文件TGZ格式我要怎么查看？ 3人参与	twel2e 2022-8-9 14:10	3 417	Jiang007 2022-8-28 09:49
无法修改元件的丝印大小 4人参与	ASHYLAI 2022-8-26 12:39	3 289	ASHYLAI 2022-8-28 07:18
打孔方向与器件垂直还是平行？ 4人参与	哼哼唧唧 2022-8-26 09:41	5 273	风车车等风 2022-8-27 16:52
使用LP Wizard制作Allegro插件封装，在批处理生成焊盘时报错 3人参与	Roof0102 2022-8-25 11:28	3 331	Jeffrey6501 2022-8-26 17:56
FC长焊盘设计： cadence17.2 中怎么旋转单个PIN 4人参与	冰睡着的水 2022-8-25 13:25	6 516	ASHYLAI 2022-8-26 12:48
cadence对比ad的优缺点 8人参与	ASHYLAI 2022-8-24 15:30	8 965	874551326 2022-8-26 08:03
请教一个ALLEGRO16.6 导出3D文件的问题。 1人参与	windsf 2022-8-25 17:17	1 322	jack_are 2022-8-25 19:48
背钻工艺 3人参与	wudipk2010 2022-8-24 15:29	7 452	wudipk2010 2022-8-25 14:37
如何批量更改指定线宽？ 24人参与 ...2	hdjun 2019-6-6 13:23	23 9841	王开鑫55 2022-8-25 14:31
toolbox截图 1人参与	YPP 2022-8-25 00:47	1 310	Dollche 2022-8-25 09:35
APD设置via问题 1人参与	sweetseyo 2022-8-24 21:12	1 405	Dollche 2022-8-25 09:34
replace etch 问题 3人参与	lou1232003 2019-3-30 09:35	4 843	0709 2022-8-25 08:15
APD导入芯片DEF文件，不显示PAD 1人参与	sweetseyo 2022-8-22 15:21	3 377	sweetseyo 2022-8-24 21:09
Allegro17.X pcb文件转成AD、PADS、降成低版本allegro pcb文件的方法？ 3人参与	air888 2022-8-24 16:24	3 263	on1e 2022-8-24 17:28
cadence怎样显示VIA的网络名称？ 4人参与	ASHYLAI 2022-8-22 15:28	5 310	ASHYLAI 2022-8-24 16:14
OrCad Capture CIS原理图导出网络表程序异常闪退？ 4人参与	chanfu 2022-8-24 13:37	4 223	mqerew 2022-8-24 15:10