EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 0|主题: 33973|排名: 8

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


晶振底部到底该不该铺铜或走线？ 10人参与	蔷薇123 2022-5-7 14:02	11 827	aarom 2022-5-27 07:34
怎么高亮只有一个pin脚的网络？ 6人参与	cherry5767 2009-3-24 16:02	6 2209	student_2017 2022-5-26 22:47
cadence中如何实现原理图与pcb的交互？ 5人参与	on1e 2022-5-23 14:57	5 703	leese2002 2022-5-26 22:03
allegro铺铜后铜皮拐角和其他铜皮之间会报错，如何处理？ 4人参与	rxcc 2022-5-20 09:31	4 337	304495297 2022-5-26 18:29
请教orcad里怎么列出所有POWER/GROUND的网络名？ 1人参与	tangqianfeng 2022-5-26 16:00	1 231	tutututut 2022-5-26 17:01
allegro Import directory 不保留上次路径问题？ 2人参与	huahuwang@aoret 2022-3-18 17:08	2 448	huahuwang@aoret 2022-5-26 11:04
笔记本远程公司电脑没有问题，再扩展一个显示器就卡的不行，有啥解决办法吗 3人参与	杰1111 2022-5-23 21:39	3 248	freebigfish 2022-5-26 08:57
allegro打印成PDF后，PDF文件里的文字既不能选中也不能查找，怎么办？ 7人参与	oponi 2022-5-25 13:31	7 388	155351394 2022-5-26 08:19
Allegro如何导出生产文件	java 2022-5-25 22:19	0 145	java 2022-5-25 22:19
allegro导入网表报个特别奇怪的错误 3人参与	王小白 2022-5-24 16:00	4 474	dzkcool 2022-5-25 17:36
在allegro PCB和原理图的实时更新 3人参与	on1e 2022-5-25 16:11	3 152	陈贰狗 2022-5-25 16:53
bga贴片问题工艺求助 3人参与	小帅哥在江苏 2022-5-24 16:52	4 268	Ruishushu 2022-5-25 14:14
请教下，对于立式TYPE-C，中间有个金属，工程要求表层禁布，该如何出线？ 7人参与	carriewu 2022-3-23 17:51	7 676	szkalwa 2022-5-25 12:31
关闭单一网络的快捷键命令 3人参与	陈贰狗 2022-5-25 10:57	6 251	陈贰狗 2022-5-25 11:30
Cadence16.5画PCB时，怎么关闭飞线，只显示某一特定网络的飞线连接情况 5人参与	Jame33 2022-5-24 15:36	5 325	陈贰狗 2022-5-25 11:03
请教orcad怎么样能设置为打开时自动加载最后一次打开的项目啊？ 2人参与	tangqianfeng 2022-5-24 20:00	2 210	tangqianfeng 2022-5-25 10:25
已经被分割的铜皮，怎样恢复原样 3人参与	kaixinjiuhaola 2022-5-24 15:49	3 225	wendy_zeng 2022-5-25 09:36
ORCAD导出网表时报错，想问问什么原因 1人参与	hahahaha1 2022-5-24 20:52	1 494	hahahaha1 2022-5-24 21:14
allegro如何把顶底层器件走线一次性镜像过来 6人参与	王小白 2022-5-23 00:00	10 392	sunny2022 2022-5-24 19:02
allegro IPC输出报错 5人参与	yaoxiao0302 2017-9-26 14:43	9 7308	jason_oneyear 2022-5-24 17:34
在cadence导入网络表时，出现如下错误： 4人参与	itch 2022-5-24 13:37	4 397	Blah 2022-5-24 14:24
allegro 16.6 swap pin 8人参与	zhangying 2015-10-26 11:25	9 1419	這侽孓譙悴丶 2022-5-24 10:20
CADENCE的psm封装转成ad的封装 4人参与	oponi 2022-5-23 11:29	4 912	wolf343105 2022-5-24 09:38
allegro shape 怎么设置快捷键 3人参与	xiamen1234 2022-5-21 14:32	3 294	304495297 2022-5-23 23:34
请问allegro16.6导出step模型，没有附高度的器件的默认高度在哪里设置的？ 2人参与	w_w 2022-5-16 12:06	3 271	pcb-doctor 2022-5-23 23:14