EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 0|主题: 34074|排名: 10

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


capture预览PCB封装只显示一个框 5人参与	Lora 2018-11-1 16:55	5 1030	sg_2020 2021-3-23 09:33
allegro封装制作有没有详细流程啊，不会画封装 3人参与	lubenwei 2021-3-22 22:34	3 661	鲫鱼3525 2021-3-23 09:32
Cadence17.2和16.6共存后17.2无法正常打开 3人参与	黑皮橘子 2021-3-22 19:54	4 1501	黑皮橘子 2021-3-23 08:42
BB Via layer separation 设定 4人参与	hebenshe 2020-7-15 17:00	4 2059	夏目0125 2021-3-22 16:57
allegro如何设置一组等长线（比如10根） 16人参与 ...2	记得梦想了吗 2018-1-31 17:07	16 4926	mjl104 2021-3-22 16:37
Allegro 走线CLINE设置为空心 5人参与	Jacky101 2021-3-19 15:35	5 934	Jacky101 2021-3-22 16:08
cadence输出的step模型印制线焊盘敷铜没有厚度，请问各位大佬如何能输出有厚度的 2人参与	dameng 2021-3-22 11:37	2 486	dameng 2021-3-22 16:04
allegro 16.6里面，i一下不显示属性 2人参与	abc001361 2021-3-22 09:25	2 592	abc001361 2021-3-22 15:29
封装制作中发现铜皮铺错了，怎么删除铜皮 4人参与	zhj9436 2021-3-18 13:29	4 520	hcf830716 2021-3-22 15:11
anti Etch是什么? 30人参与	clairlb 2009-11-25 21:46	12 15222	tomshih-eda 2021-3-22 15:02
gerber 文件问题 8人参与	王开鑫55 2021-3-18 17:24	8 886	tomshih-eda 2021-3-22 14:59
Cadence lite版本 2人参与	不忘初心 2020-5-17 11:05	5 769	yyx9081 2021-3-22 10:11
allegro16.6怎么把视图旋转90°查看？ 5人参与	nin9e 2021-3-11 22:17	6 2522	JoyHsu 2021-3-22 09:56
解决模块复用后，走线产生小方块的小技巧 20人参与 ...2	linna84 2016-11-2 10:07	20 2636	冰凌影子z 2021-3-21 19:32
cadence输出的step模型印制线焊盘敷铜没有厚度，请问各位大佬如何能输出有厚度的. 3人参与	dameng 2021-3-19 14:46	3 633	dameng 2021-3-21 14:55
求帮17.2的帮转成16.6的 3人参与	flywinder 2021-3-13 10:17	4 663	john118kimo 2021-3-21 13:31
allegro16.6 同信号孔和焊盘间距设置怎么弄求指教 5人参与	hfh1740793132 2021-3-12 16:26	10 838	tago 2021-3-21 10:51
关于USB差分数据线走线分叉的问题 9人参与	alec405 2015-8-13 23:06	11 4879	EASYDD 2021-3-20 15:00
发现一个挺好用的allegro功能 38人参与 ...2 3	djadfas 2016-11-30 10:21	35 5644	jxy0206 2021-3-20 13:38
16.6里面的标注尺寸在什么地方？Manufacture--Dimension Environment. 5人参与	lqf 2015-7-11 18:18	5 3506	will1983 2021-3-19 15:56
cadence allegro SPB orcad 16.6破解方法 2人参与	luosanhan 2021-3-16 10:44	3 518	鲫鱼3525 2021-3-19 14:43
求助，原理图生成网表失败，不知道什么原因？ 7人参与	hf861004 2021-3-15 16:27	9 1113	第壹炉香 2021-3-19 13:35
怎么避免ALLEGOR中导出IPC356出错！ 2人参与	vincent_xiao 2009-12-15 18:54	5 2953	Mmzzyy 2021-3-19 09:11
ALLEGRO 16.6 为什么从原理图将网表导入PCB后，PCB中自己设置的规则都没有了？ 8人参与	yixin 2014-4-12 23:26	8 1351	ouzihai 2021-3-18 16:58
很好的资料，PCB设计前规则–Allegro注解篇 13人参与	282209507 2016-4-4 11:52	12 1442	ouzihai 2021-3-18 16:53