EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 1 |主题: 34074|排名: 10

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


17.2启动慢 1人参与	榴莲之乡 2020-12-25 20:46	1 558	streetflower 2020-12-26 16:21
怎么算爬电距离？？ 5人参与	superlish 2008-3-19 15:46	8 2693	tyoliver 2020-12-26 16:00
allegro中快捷键的env的位置 3人参与	shitou88 2020-12-15 09:18	2 823	阿狸狗小仙女 2020-12-25 17:11
请教一个差分线等长问题 4人参与	auausu123 2020-12-23 09:22	4 601	阿狸狗小仙女 2020-12-25 17:00
allegro请问孔盘之间连接方式 1人参与	火星撞地球1205 2020-12-25 10:25	3 376	火星撞地球1205 2020-12-25 16:59
allegro画好封装是正常的，导入到PCB中焊盘就偏移了 7人参与	竹叶听筝 2020-12-17 21:15	6 1212	keith963 2020-12-25 14:30
allegro16.6飞线有时候不连接在过孔上，看着很费劲。请问怎么设置？ 5人参与	回忆着回忆 2014-12-4 10:41	5 749	黑皮橘子 2020-12-25 13:16
Allegro cavity 无法删除 3人参与	火星撞地球1205 2020-12-18 15:59	6 1397	火星撞地球1205 2020-12-25 10:41
Allegro17.4显示问题 2人参与	zyf137 2020-12-24 23:10	8 1115	zyf137 2020-12-25 10:26
SMA接头PDF！ 9人参与	rong5201 2009-11-26 16:35	7 2095	smallbo 2020-12-25 10:21
4个DDR4，两两正反贴，跑起来没问题；但如果去掉同一面的两个DDR4芯片，就跑不起来... 7人参与	liuxiaoyong 2020-10-27 18:37	8 992	liuxiaoyong 2020-12-25 09:39
allegro 导入网表设置 8人参与	看海去不去 2017-11-28 15:02	9 790	fliu0913 2020-12-24 21:35
Cadence OrCad导出BOM分行问题求助！ 3人参与	feithree 2019-9-3 11:12	3 1607	feithree 2020-12-24 19:32
请问怎么批量更改部分过孔 3人参与	王小白 2020-12-23 23:07	4 1212	王小白 2020-12-24 12:56
求助：EDA365Skill--安装之后如何添加自己的skill呢 2人参与	The_Lagacy_ 2020-12-17 16:18	2 729	oostilloo 2020-12-24 11:44
求助，一个困扰许久的恶性bug，铺铜拐角被锁1mil 2人参与	Astraea 2020-12-23 17:01	2 582	yangmingen 2020-12-24 10:38
求助EDA365skill 3人参与	575129403 2020-12-23 17:41	3 458	這侽孓譙悴丶 2020-12-24 10:07
尺寸标准ANSI Y14.5M是怎样的标准？ 2人参与	彦彦 2020-12-18 14:20	2 412	彦彦 2020-12-23 17:07
一般PCB的管控标准为IPC6012-Class2那么任意阶HDI板也按IPC6012-Class2吗？ 3人参与	彦彦 2020-12-15 17:38	3 536	彦彦 2020-12-23 16:54
求allegro-- SATA 7+15接口封装。 46人参与	frankdhc 2010-8-9 15:22	14 3437	孤水 2020-12-23 13:50
HY911105AE元器件差分等长 3人参与	auausu123 2020-12-22 17:32	3 443	dzkcool 2020-12-23 13:25
用EDA上的方法将cadence17.2的pcb设计转成了cadence16.6的设计，在16.6中没网络。 5人参与	彦彦 2020-12-17 11:47	5 617	yqberyl 2020-12-23 11:03
cadence找不到侧边信息栏 2人参与	737283371wang 2020-12-20 11:42	6 867	737283371wang 2020-12-23 06:44
DDR3的ODT、RST信号需要与时钟地址控信号一起等长吗？ 5人参与	Jamie_he2015 2020-12-14 09:59	5 577	shilongfei123 2020-12-22 20:52
cadence16.6在windows10系统下另存为窗口不显示鼠标右键命令，求指导 3人参与	SSA 2020-12-22 13:14	4 451	SSA 2020-12-22 15:16