EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 2 |主题: 34074|排名: 13

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


怎么给手动放置的器件添加网络 5人参与	Chitanda 2020-5-18 18:16	7 1395	szkalwa 2020-5-20 13:01
关于电子产品的有效期 6人参与	庚0209 2020-5-18 15:20	7 652	庚0209 2020-5-20 11:32
allegro中的net length的區別 10人参与	aarom 2019-11-9 23:40	15 2561	LX0105 2020-5-20 11:04
如何给一个有网络名称的cline线变成无网络名称的cline线呢 9人参与	soswelcome 2019-6-17 10:43	9 1150	ltqdxl 2020-5-20 10:07
Cadence allegro 17.4问题 4人参与	ZMOS 2020-5-19 13:43	7 997	ZMOS 2020-5-20 09:07
差分对设置问题 5人参与	ZMOS 2020-5-19 23:20	6 631	ZMOS 2020-5-20 09:06
蓝牙PCB天线封装，及蓝牙天线布线规范，谁能贡献？？？在线等！！！ 5人参与	shi646571959 2018-6-13 14:40	5 831	jbsu_13 2020-5-19 16:47
CADENCE 基于 SOC Enconter 路径神经网络算法器！ 2人参与	hua2999 2020-5-17 08:54	2 555	zoudayu 2020-5-19 15:04
移动器件时捕捉住元器件的丝印顶点 5人参与	NO.2 2020-5-18 13:59	7 794	這侽孓譙悴丶 2020-5-19 13:55
为什么我装的16.6里面没有pcbenv文件，求好心人分享 9人参与 ...2	小薛 2019-5-18 20:17	15 5994	carriewu 2020-5-19 00:25
0.4pitch的BGA怎样打孔，板厚为2.0mm。 7人参与	彦彦 2020-5-18 09:28	8 747	leese2002 2020-5-18 23:58
allegro 中实现单键变换走线层面的方法 491人参与 ...2 3 4 5 6..13	xiaopengzi2001 2008-4-8 15:00	186 51872	颖雨诺 2020-5-18 21:08
怎么把这个封装里细的字体变为gerber文件里面丝印那样的粗体 4人参与	marchera 2020-5-13 14:14	5 439	鲫鱼3525 2020-5-18 20:17
录制了script 设置了快捷键但调用出问题，请各位高手帮忙指点 4人参与	chuxiaoxiao 2020-5-17 19:02	4 542	chuxiaoxiao 2020-5-18 19:47
测量板框问题 13人参与	王小白 2020-4-22 21:45	13 747	Max_chow 2020-5-18 15:50
Variable not defined--------已解决？ 1人参与	sg_2020 2020-5-18 12:22	1 1192	sg_2020 2020-5-18 12:25
求助，怎么用Allegro转成gerber 10人参与	那山头的淡淡 2020-5-8 15:03	14 737	阿娇呀 2020-5-18 10:37
allegro好慢的原因 12人参与	hjz007 2020-5-3 23:07	12 1388	阿娇呀 2020-5-18 10:32
安装不同版本经验请教！ 5人参与	Wang200808 2020-5-17 21:25	5 602	hongzhuang 2020-5-18 10:29
candence 17.2 orcad 导出网表报错 3人参与	ice-river 2020-5-18 08:05	3 465	這侽孓譙悴丶 2020-5-18 09:40
ENV问题，加载lib如法保存 2人参与	hongzhuang 2020-5-15 16:26	2 484	hongzhuang 2020-5-18 09:38
PCB在层压时PP厚度可以随便调吗？core的常见厚度是多少？求解，谢谢。 5人参与	leoyin 2020-4-27 17:01	5 2133	xatuliting 2020-5-17 17:20
当器件有fix属性和没有fix属性时，显示的效果不一样 5人参与	zn6678 2020-4-27 23:29	8 572	xatuliting 2020-5-17 17:17
cadence FPGA planner 2人参与	hua2999 2020-5-17 09:03	2 479	YANGzhu168637 2020-5-17 15:26
candence,allegro复制会导致速度变慢怎么解决 1人参与	hjz007 2020-5-17 09:50	1 397	dzkcool 2020-5-17 14:51