EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 0|主题: 34102|排名: 2

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


求助：关于cadence16.6在32位和64位系统下文件的兼容性问题，还请指教，谢谢 4人参与	koooch 2016-4-7 14:24	4 1076	haigerl 2016-4-21 10:49
加密的PCB有办法打开吗？或者破解 2人参与	dx126321 2016-4-20 12:11	2 809	dx126321 2016-4-21 10:15
了解allegro的功能技巧 3人参与	athansor07 2016-4-17 15:21	3 612	haigerl 2016-4-21 09:36
netrev succeeded with warnings 3人参与	LX0105 2016-4-12 14:30	6 2726	LX0105 2016-4-20 17:40
分享一篇allegro PCB设计中修改网络的方法 12人参与	chaoran 2015-12-25 21:07	10 1068	monkeyff 2016-4-20 17:05
电源旁路电容问题 7人参与	athansor07 2016-4-11 20:43	8 844	liu1274555101 2016-4-20 16:50
在16.6中怎样显示dyl 4人参与	蜃爱 2016-4-19 09:22	12 1107	蜃爱 2016-4-20 16:35
奇怪的問題 ~~ 麻煩各位大大解答 9人参与 ...2	penny190 2016-4-14 11:01	18 1078	TobyTao_Zhang 2016-4-20 16:26
差分對DP&DN設置誤差在5mil內怎麼設置 10人参与	chenlaipi 2016-4-14 10:16	9 602	liu1274555101 2016-4-20 15:31
小技巧新手可以看一下 9人参与	zqy610710 2016-2-23 21:47	9 684	monkeyff 2016-4-20 15:13
怎麼高亮group 或BUS ? 7人参与	chenlaipi 2016-4-15 11:44	7 587	liu1274555101 2016-4-20 15:08
Allegro16.6之3D 4人参与	jccj_wan 2016-4-18 14:48	7 721	jccj_wan 2016-4-20 13:47
【求助】关于版本兼容问题 2人参与	XVillen 2016-4-20 11:40	2 525	dzkcool 2016-4-20 13:24
【HDL】求助符号旋转问题 3人参与	XVillen 2016-4-19 16:41	3 1087	XVillen 2016-4-20 11:33
如何处理定义元件高度和范围？PlaceBoundTop 似乎不是个解决方案 8人参与	pcbpro 2015-1-24 01:23	8 1964	dzkcool 2016-4-20 11:29
allegro 怎么导出HDI板的DRILL文件？ 3人参与	luhailei 2016-4-19 16:46	3 1020	superfamale 2016-4-20 11:09
bga上的很多过孔走线变成无网络或者gnd（过孔被铜皮吸走） 9人参与	王开鑫55 2016-4-18 16:56	12 674	歪头歪脑 2016-4-19 22:03
多馀的线段 6人参与	Apple0988 2016-4-17 18:39	8 706	bobtraveltous 2016-4-19 21:23
capture 中元件DEVICE属性导致网表输出错误	zhangyu1102 2016-4-19 17:21	0 823	zhangyu1102 2016-4-19 17:21
请问在ALLEGRO中怎么导出坐标文件。。。。。很急 19人参与 - [已解决] ...2	a20061475 2012-11-7 18:12	18 8693	qibenxiajiang 2016-4-19 17:16
alias funckey 輸入錯誤怎麼修改 2人参与	chenlaipi 2016-4-19 11:07	2 545	chenlaipi 2016-4-19 13:49
orcad原理图中text输入特殊字符®变成？号 2人参与	王开鑫55 2016-4-18 13:56	2 446	不要命的荨麻草 2016-4-19 11:32
关于约束管理器电气规则谁有资料呢？ 4人参与	dx126321 2016-2-26 13:58	5 543	monkeyff 2016-4-19 11:14
怎么给VIA孔分配网络 5人参与	chenlaipi 2016-4-18 21:35	6 1247	风凌天下 2016-4-19 09:59
Cadence16.6 CIS Explorer 放器件问题? 4人参与	skyzyf 2015-2-25 10:18	9 758	skyzyf 2016-4-19 09:35