EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 0|主题: 34040|排名: 4

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


【EDAHelper】16.0以下的版本用户有福了，现在也可以用鼠标滚轮来缩放了 150人参与 ...2 3	hajjisun 2011-3-9 18:23	33 7897	wzwang2000 2012-9-10 09:29
一个layout工程师的困惑 22人参与 ...2 3	norven 2012-8-29 15:28	38 4162	norven 2012-9-10 08:26
allegro运行卡得很，望高手给点建议	大司空凤 2012-9-9 15:59	0 1171	大司空凤 2012-9-9 15:59
Capture中Hierarchical Block层次设计的疑问？请教 1人参与	机械猫仔 2012-9-6 19:32	1 673	机械猫仔 2012-9-9 11:20
ALLEGRO的XXX.lst后缀文件是什么文件？？？	NIWO99 2012-9-9 10:46	0 799	NIWO99 2012-9-9 10:46
allegro 如何制作长圆形THERMAL啊。。。我只找到做圆形的。。 11人参与 ...2	yangjinxing521 2012-9-3 10:54	20 1584	hkian 2012-9-8 23:54
allegro 16.3如何取出void之间的尖角？ 4人参与	Emerson 2012-9-6 15:02	3 773	leese2002 2012-9-8 22:20
这两个shape有什么区别？ 2人参与	Aubrey 2012-9-8 14:36	2 724	Christhenghao 2012-9-8 20:46
请教 3人参与	ahlajiangtao 2012-9-8 11:47	3 670	hejiabei77 2012-9-8 19:08
allegro 16.3 中怎样去掉mark 为read 属性？ 1人参与	apricot 2012-9-8 15:09	1 684	apricot 2012-9-8 15:35
求助，是选择电源平面的分割，还是走电源线？ 4人参与	ai小叶 2012-9-7 11:39	6 1108	ai小叶 2012-9-8 11:28
请教高手，急急急！！！ 2人参与	ahlajiangtao 2012-9-8 08:38	2 619	ahlajiangtao 2012-9-8 10:33
Allegro16.5 差分信号的设置 11人参与	caiyongsheng 2012-5-10 22:43	3 2710	ljt_168 2012-9-8 00:29
请教:请问机械孔怎么接地呢 2人参与	hotfics 2012-9-7 21:33	2 909	wjl882008 2012-9-7 22:44
帮忙看看16.3的出GERBER的top层出不了，谢谢啦 10人参与 - [悬赏 5 金币]	yangmingen 2012-9-2 11:23	13 1936	wangjing 2012-9-7 18:03
出gerber数据丢失问题 2人参与	Aubrey 2012-9-7 11:09	1 940	andy.wei 2012-9-7 16:21
求助高手，16.2分板设置？ 1人参与	★反方向★ 2012-9-6 17:04	3 603	★反方向★ 2012-9-7 16:18
allegro 网表导入出错 4人参与	daisysure 2012-9-5 17:18	11 1117	andy.wei 2012-9-7 16:17
覆铜问题 3人参与	北极星 2012-9-5 09:05	4 887	北极星 2012-9-7 14:32
cadence 15.5 求解！ 1人参与	pooly921 2012-9-7 12:52	1 548	xiaosj110 2012-9-7 13:49
网络表，导入问题，请高手指点，小弟多谢 43人参与 ...2	南林维京 2011-11-5 13:40	24 9332	南林维京 2012-9-7 11:14
请教：怪异问题——器件放到pcb板中部分飞线不显示 3人参与	wzwang2000 2012-9-5 23:23	7 975	252631 2012-9-7 08:14
大家讨论下时钟走线的注意事项吧 5人参与	twffwt 2012-9-4 11:28	6 903	icebluexiong 2012-9-6 22:59
疑问：Concept HDL 16.5，网络关联性问题，以及原理图阻容等器件要加si model。 1人参与	xznuaa 2012-9-6 21:17	1 876	xznuaa 2012-9-6 22:32
设置拓扑结构时userDefined无法消掉 3人参与	linking_ma 2012-2-23 22:42	6 1528	daisysure 2012-9-6 22:25