EDA365电子论坛网

标题: IBIS模型时序仿真，为什么会奇葩到-700V。完全不收敛了。 [打印本页]
作者: eeicciee    时间: 2014-10-17 08:14
标题: IBIS模型时序仿真，为什么会奇葩到-700V。完全不收敛了。
如图所示，还请指教一下

5.jpg (237.64 KB, 下载次数: 2)

5.jpg

1.jpg (195.03 KB, 下载次数: 4)

1.jpg

2.jpg (185.52 KB, 下载次数: 3)

2.jpg

3.jpg (78.36 KB, 下载次数: 4)

3.jpg

4.jpg (81.69 KB, 下载次数: 5)

4.jpg
作者: cousins    时间: 2014-10-17 10:50
有意思,话说allegro SI以前的bus analysis无法ignore掉IBIS的intial delay from rising的问题! `) E8 t: ~+ x! g6 |% O0 q
不知道systemSI是不是也有这样的问题.
9 j9 d: m* ^  C8 W用同样的模型在hyperlynx上跑下看，记得ignore initial 4bit.
7 T' }7 d, i  H" |; Y$ s
作者: eeicciee    时间: 2014-10-17 10:54
作者: eeicciee    时间: 2014-10-17 10:55
cousins 发表于 2014-10-17 10:504 O) [+ [1 e% m) M
有意思,话说allegro SI以前的bus analysis无法ignore掉IBIS的intial delay from rising的问题
3 B$ H& l; a) F8 f9 `( N不知道syste ...

9 C: a& ~& j& ?8 }$ J" N5 N% W# ^systemSI,这个建议不错，过几天试试。正在用Ansoft试
: _' X% ^3 Y0 J# [2 l, X. g
作者: eeicciee    时间: 2014-10-20 09:52
cousins 发表于 2014-10-17 10:508 i0 |0 O9 @- r% F, V
有意思,话说allegro SI以前的bus analysis无法ignore掉IBIS的intial delay from rising的问题* P# Y, }+ \+ L, u2 f4 `9 e
不知道syste ...
3 R# K- `7 [% h/ c% _; }6 i
版主早，用Designer可以作长时间的时序仿真，也可以出眼图，但是眼图交叉的地方不太对，不在电平中间。请问怎么回事呢？怎么调整？谢谢1 V7 I3 A4 ]4 r

1.jpg (290.85 KB, 下载次数: 2)

1.jpg
作者: cousins    时间: 2014-10-20 10:57
eeicciee 发表于 2014-10-20 09:52  ^; ?+ n$ S# `9 h
版主早，用Designer可以作长时间的时序仿真，也可以出眼图，但是眼图交叉的地方不太对，不在电平中间。请 ...
, d4 o7 I$ ^( i8 l3 ]  g' i1 Q
三个办法：1.减少step time6 P" i( B7 Z, }& E) l; x! F

! z# R1 P. T; f3 b$ M1 X6 x2.改ramp_rwf/fwf$ f  i+ s8 g  A2 G$ R* a( u) y
3.改initial delay from rising/falling waveform    rm_dly_rwf  rm_dly_fwf; ^0 S" a; `7 ]! G
作者: eeicciee    时间: 2014-10-20 11:15
cousins 发表于 2014-10-20 10:57
  @/ o. g) g# D1 D: ]三个办法：1.减少step time
$ b% C; m4 W4 ^. N0 Z+ x1 @- `3 n8 T) f$ l
2.改ramp_rwf/fwf
0 J& U  [; W9 v0 \
后面两点是要改IBIS模型啊，这样合适么？, X& T8 g" Z  ~6 ]8 J6 t: ]" W
作者: cousins    时间: 2014-10-20 12:41
remove掉ibis中过长的初始延时是可以的。
0 _) h: m  N& P
作者: Head4psi    时间: 2014-10-20 12:47
Check the high level of your pulse ( or PRBS) source, it should be 1.0V for IBIS model input not 3.5V.
作者: eeicciee    时间: 2014-10-20 13:31
Head4psi 发表于 2014-10-20 12:47! {( m; l8 J- C
Check the high level of your pulse ( or PRBS) source, it should be 1.0V for IBIS model input not 3.5 ...

% a! X  n5 e2 g' X* t' \2 EI've tried that way,but no use...5 q7 s2 ?2 x2 f5 }7 r
作者: coppi27    时间: 2014-10-28 15:40
這個問題是S參數無法收斂, 可用Broadband SPICE把S參數轉換成RLC模型(xxx_BBSckt.txt),再跑暫態分析(應用範圍=PRBS & pulse pattern),也可參考"網際星空"的說明.



欢迎光临 EDA365电子论坛网 (https://www.eda365.com/) Powered by Discuz! X3.2