EDA365电子论坛网

标题: 问：PMOS做模块电路电源开关时，D极端电容放电等问题？ [打印本页]
作者: shiyi_jiang    时间: 2017-5-13 11:34
标题: 问：PMOS做模块电路电源开关时，D极端电容放电等问题？
原理如图。
# o& d% S% M$ Y3 Y% x; `9 G这两天遇到了这么一个情况，问题好几个：) W) o, o! H/ l3 ^' q! j& J
1、MCU是刚刚焊上去的，没有程序，根据MCU硬件配置，该电路控制IO应该是三态。; B; p$ n; C  N  `4 W- ?$ e
2、给电路板上电，用万用表测D极电压约为1.6V，并逐渐上升，经过2-3分钟，VCC_BLK电压升至3.3V。6 D, J# a" n  j( ^5 G& k
3、但，如果上电后先测S极电压（0V），再测D极电压，不需要经过2-3分钟时间，而是直接3.3V。
4 G7 J! \  p& T5 a2 @: q* j" d//以上情况，为什么在控制IO为三态的情况下，D极会出现这样的情况？7 i3 B9 r3 o" O4 P
, f+ Y  E% _* j  ]

/ i$ O- g7 E8 }) i- D% ?/ W7 [4、断电瞬间，还是万用表测，D极电压0.2V，并逐渐下降。
, u$ J8 \: M4 n5 a# z' U  f8 j" j# O3 f; w- @* Y+ U2 i
//现在这个电路D极电容还很小，但如果是470uF这样的大电容呢？有必要并联一个放电电阻（470R）吗？可电路正常工作时，放电电阻带来的电流消耗呢？特别是电池供电的情况。
8 S! X4 D( R  i8 M# h' @# C/ |
; A- b. c% u) Y/ ~6 I# [
5、将控制IO线上串的电阻焊除，即断开控制IO。给电路板上电（G极悬空，S极3.3V），测得D极电压约1V。/ h* f+ p5 c- H. b! W6 W: J9 g; G
//为什么D极会有电压？& _8 L/ g! _9 C6 H

/ U% j  o9 s5 h' R6 K以上，谢谢各位。) }$ N. c1 f# R5 g) t/ b- @

' S: w! e, a  n" O4 M. ^" j& U- q. K- e! F* ]

PMOS电源开关.png (23.23 KB, 下载次数: 8)

PMOS电源开关.png
作者: myiccdream    时间: 2017-5-13 11:54
本帖最后由 myiccdream 于 2017-5-13 11:55 编辑 . T/ d6 d6 D- K: d) K- j+ E+ u
& F2 S/ c3 {+ \- d  a5 x1 }
都不知道怎么说得好，
$ N2 H" m7 R, ^$ ^# qPMOS的判定条件是 Vs 的电压与 Vg的电压 。比如Vgs= -4.5V完全开启。
9 B7 ^7 v% J& l0 H6 r+ I! P& m* h你现在在S点的电压为3.3V。
+ W, F  s5 G; E然后Vg有可能是悬空也有可能是三态，但是不管是那种情况。 你觉得Vgs是不是负？
作者: shiyi_jiang    时间: 2017-5-13 12:03
myiccdream 发表于 2017-5-13 11:548 j3 V) b* [) J* U$ ^* M& E) r' F
都不知道怎么说得好，
9 G! @3 s3 K, s7 y0 p! mPMOS的判定条件是 Vs 的电压与 Vg的电压 。比如Vgs= -4.5V完全开启。
& Q- X7 P* `% A3 ?9 b你现在在S点 ...

* ~8 f" e5 b: U  {1、这个MOS管门限电压是0.9V。2、不管是悬空还是三态，我认为都不会使MOS管开启，VGS电压不达标。问题是，D极有电压呀，怎么回事？3 E4 Y5 \$ L9 D9 }2 z. Q
作者: myiccdream    时间: 2017-5-13 12:34
shiyi_jiang 发表于 2017-5-13 12:03
+ t1 l2 o, \; m! c- T5 `1、这个MOS管门限电压是0.9V。2、不管是悬空还是三态，我认为都不会使MOS管开启，VGS电压不达标。问题是 ...

3 e# E5 n+ n( r9 u你的观点 是如果G极悬空，则无法满足Vgs 为负的XX情况。
) {: q1 w  @& v9 y; A' |; Q这个观点是建立在理想的PMOS上。而实际是G和S之间有寄生电容。然后扯出一堆什么“米勒效应”Zzzzz的。
1 c4 ?* R  m4 m8 E% Z) h1 Y我的观点就是你设计的电路不应该让PMOS出现G极悬空和三态) Z8 L/ o! e) Z
作者: shiyi_jiang    时间: 2017-5-13 12:55
myiccdream 发表于 2017-5-13 12:34! Y7 X0 ^7 ?5 x
你的观点 是如果G极悬空，则无法满足Vgs 为负的XX情况。
; G, ~+ Y; z& d7 K0 ?这个观点是建立在理想的PMOS上。而实际是G和S之 ...
) ~' F; h2 ]) @
应不应该另说，现在咱讨论这种现象的原因。" ?* s3 y! K9 U5 @% O, s
作者: shiyi_jiang    时间: 2017-5-13 17:36
再说明一下，这个问题是非常好解决的。在这里，只是讨论下MOS的特性，是什么特性导致这样的问题出现？！
作者: Aubrey    时间: 2017-5-13 20:54
PMOS的G、S 端要并联一个较大电阻（比如100K），让MOS管处于一个确定的状态，这样你量的才准确！ 开关频率太快还要并一个电容，对MOS管保护寿命和EMC有好处。
作者: shiyi_jiang    时间: 2017-5-13 21:08
Aubrey 发表于 2017-5-13 20:54' ?7 U0 N7 c) A
PMOS的G、S 端要并联一个较大电阻（比如100K），让MOS管处于一个确定的状态，这样你量的才准确！ 开关频率 ...
" q4 `; d9 M/ @3 ]) e
嗯，谢谢。
作者: hao2012    时间: 2017-5-16 08:58
用万用表测电压慢慢上升不知道是什么原因，但是先测 G 极再测电压直接3.3 我觉得是万用表测量电压时内部有测量电阻把 G 极拉低了的原因吧
作者: myl593799546    时间: 2017-5-16 09:57
对于这几个问题，建议示波器抓一下上电波形，可能是上电瞬间有低电平，然后产生了沟道，CPU虽然马上变成高阻，但并没有完全关闭这个沟道
作者: shiyi_jiang    时间: 2017-5-18 09:16
hao2012 发表于 2017-5-16 08:58
  u- G# I/ H! t3 P2 N+ m; p用万用表测电压慢慢上升不知道是什么原因，但是先测 G 极再测电压直接3.3 我觉得是万用表测量电压时内部有 ...
& k% J/ |. Q! L; h1 w2 m$ o
我不了解万用表电压档输入结构，如果万用表电压档那边有对地电阻的话，倒是会出现这样的情况。4 z5 _* `! Q3 R7 r  u4 k( L
作者: shiyi_jiang    时间: 2017-5-18 09:19
myl593799546 发表于 2017-5-16 09:57! U# }( i4 f# t1 i" `. V; r
对于这几个问题，建议示波器抓一下上电波形，可能是上电瞬间有低电平，然后产生了沟道，CPU虽然马上变成高 ...

9 s# T/ r* ?! N2 S" q7 T3 Z$ C这个的确有点不明白。) Y, w, E0 P. }' ^5 m- k) B
作者: xanthecrab    时间: 2017-5-18 14:52
我觉得是Cgd/Cgs电容比与Vds/Vgs电压比这两个比值之间的问题，解决方法确实很多，如果有兴趣你试试将3.3V电压变成更低或更高的电压，现象就会更明显了。
作者: huo_xing    时间: 2017-5-22 10:41
这个可能是设计缺陷，mos的g级状态必须是确定的，) c) |2 d: ]6 O' A4 p' S+ K6 n+ ^
gs间加个大些的电阻，再看看现象是否改善
作者: shiyi_jiang    时间: 2017-5-22 13:47
huo_xing 发表于 2017-5-22 10:41
+ m2 a2 {( r6 I3 n" M这个可能是设计缺陷，mos的g级状态必须是确定的，* u8 U3 x6 @8 A. f9 p4 h$ u
gs间加个大些的电阻，再看看现象是否改善
) Q3 y' P: e+ |' S$ B  L) A; t
是的，MOS管G极要求状态确定。/ }5 {7 V1 d, P( i7 j7 i
" T0 {+ s2 w. c% w7 }' [




欢迎光临 EDA365电子论坛网 (https://www.eda365.com/) Powered by Discuz! X3.2