EDA365电子论坛网

标题: W971GG6SB-25小秘密 [打印本页]
作者: Cinderella0922    时间: 2019-7-26 15:22
标题: W971GG6SB-25小秘密
W971GG6SB-25小秘密) u) L) q8 k! F* l

6 T( ?. S  d9 @8 |6 E- A1.一般说明
! \7 e0 n+ G1 X' e/ E2 U  |       W971GG6SB-25是1G位DDR2 SDRAM，组织为8,388,608字x 8个存储区x16位。该器件可实现高达1066Mb / sec / pin（DDR2-1066）的高速传输速率，适用于各种应用。
9 ~9 e/ y2 h3 p       W971GG6SB-25分为以下等级部分：-18，-25,25L，251,25A，25K和-3。 -18级部件符合DDR2-1066（6-6-6）规范。 -25 / 25L / 251 / 25A / 25K等级部件符合DDR2-800（5-5-5）规范（25L级部件保证在商业温度下支持IDD2P = 7 mA和lDD6 = 4 mA， 25l工业级部件保证支持-40℃≤TCASE≤95C）。 -3级部件符合DDR2-667（5-5-5）规范。汽车级零件温度（如果提供）有两个同时要求：器件周围的环境温度（TA）不能低于-40℃或高于+ 95℃（对于25A），+ 105℃（对于25K），以及温度（TCASE）不能低于-40℃或高于+ 95℃（对于25A），+ 105℃（对于25K）。当TCASE超过+ 85°C时，JEDEC规范要求刷新率加倍;这也需要使用高温自刷新选项。此外，当TCASE <0C或> + 85℃时，必须降低ODT电阻和输入/输出阻抗。
. q0 f2 V7 r9 M0 q& y% h+ Q/ V" Y       所有控制和地址输入都与一对外部提供的差分时钟同步。输入被锁存在差分时钟的交叉点（CLK上升和CLK下降）。所有/ Os以源同步方式与单端DQS或差分DQS-DaS对同步。
3 j5 r) W( ]& O" o& f/ b
6 t* {( q6 L* v·电源：VDD，VDDQ = 1.8V±0.1V; L. ^( f% [' L( n1 S
·双倍数据速率架构：每个时钟周期两次数据传输) ^: P" O% \; }! B* R/ R
·CAS延迟：3,4,5,6和7
/ m7 s, ]  z4 O5 a5 b; Z+ b3 l  R6 b, Q·突发长度：4和8# u, Z8 d; m% c2 [3 G
·数据传输/接收双向差分数据选通（DQS和DQS）- k( n% l# K* o: R3 B, D! V
·与读取数据边缘对齐，与写入数据居中对齐* o4 v8 v4 n/ b2 i
·DLL使用时钟对齐DQ和DQS转换
; H0 P. b3 L+ }2 T6 i·差分时钟输入（CLK和CLK）4 k5 T  j$ V  ]2 D/ E: Y; o
·用于写入数据的数据掩码（DM）8 Z1 Z+ u7 W- C5 l; W
·在每个正CLK边沿输入的命令，数据和数据掩码都参考DQS的两个边沿; m8 @7 P1 }/ p6 G4 X; Q' R
·支持CAS可编程附加延迟，以提高命令和数据总线的效率& I, m$ c# r0 }6 }* h/ B4 U
·读取延迟=附加延迟加CAS延迟（RL = AL + CL）
0 h/ g; h3 Q, n8 e2 p+ W·片外驱动器阻抗调节（OCD）和片上终端（ODT），以获得更好的信号质量
8 I3 c1 a+ z( g9 a5 W0 ?: i·读写突发的自动预充电操作+ t: j* s2 ?  O7 H. C
·自动刷新和自刷新模式
7 p, Q6 g$ _2 m& H: _·预充电断电和有源断电
) x2 y. ?+ _/ t: K' |- I·写数据掩码
6 m. Q5 q9 B! i: V·写延迟=读延迟-1（WL = RL-1）
0 @; t- x( t- |9 l5 g0 {8 _, w·接口：SSTL_185 |# k3 X# m5 M/ e
·采用WBGA 84球（8X12.5 mm2）封装，采用符合RoHS标准的无铅材料, G  Z9 _4 t! L( w9 Q5 K, r! g
6 J6 i/ l. S; Z+ J




欢迎光临 EDA365电子论坛网 (https://www.eda365.com/) Powered by Discuz! X3.2