EDA365电子论坛网

标题: 麻烦大了，请关注！ [打印本页]
作者: sgye    时间: 2010-1-9 18:23
标题: 麻烦大了，请关注！
学EE2007一段时间了，斗胆用来正式做一个项目，现在发现很多通孔的元件连不上线,有些贴片元件也是这样，提示“Restricted  Layer Rule Violstion”
1 P& @) Y& W; D! Y4 s: t8 \  D, o  d* e0 g3 ?: p( s; S. w
可是试了很多方法都不行，“CES”也试了一下，还是不奏效。主要是自己没有经验，不懂。) e0 d- x4 e' o  C; ~, _) o/ m
1 \6 ^6 M$ \  l1 r
有没有热心的同行，提供一个解决问题的方法，或者帮忙转成PADS9.0以下的版本。让我好交差！如果这项目不能按时完成，可能要提前回家过年了，希望高抬贵手，谢谢了！
作者: sgye    时间: 2010-1-9 21:32
# ]5 Y9 x( P' p* L2 V* v: y: Z. H
自己顶！
作者: szkalwa    时间: 2010-1-9 23:22
帮顶！高手出来答下
作者: sgye    时间: 2010-1-10 06:18
大家来顶一下。
作者: tmlee    时间: 2010-1-10 08:42
你发过來帮你试試，但先声名不一定成！8 D9 u4 q+ z2 X

$ g3 ^2 N4 Z2 i, w. W/ F) xtmlee@163.com
作者: sgye    时间: 2010-1-10 16:35
回复 5# tmlee
% _; {9 U/ D4 F9 ]5 z
. A. ~6 e: J1 t
0 ^* ]7 A, N* K    文件已经发送，文件名“ExportDesignData.rar”,谢谢！2 g$ u( Z" c4 L, ^
& D# h7 R4 C: d4 Q/ W
请顺便告知是什么原因造成的
作者: braveboys    时间: 2010-1-11 00:30
是不是pin to pin的规则设得太大了，或者是线间距，看看
作者: yli    时间: 2010-1-11 10:42
“Restricted  Layer Rule Violstion”1 E6 W* X& I3 t/ F" b7 B
一般是规则设置问题。
作者: sgye    时间: 2010-1-11 16:35
本帖最后由 sgye 于 2010-1-11 16:44 编辑
4 H: G% r4 j5 b& h
+ Z& {8 Q- e" ^谢谢以上好朋友！
: a; g: V- f6 I/ [0 o$ ]. }我正在试，还没有找到原因，有个问题我是这样解决哦的：1 {- e+ u4 l# x* M4 D- e

$ u9 ~5 ~9 @% [# L/ l3 Y0 G如果线路之间有电阻，那么我先把电阻移近连接端的一边把线连上，然后再把元件移连接端的另外一边把线连上，再把元件挪到适当的位置，大家是不是觉得很搞笑呢！就是用这种土办法我把很多连不起来的走线连好了。
9 [, p6 b4 d& @: b0 f. k
$ Y6 N% n/ |1 V6 X现在剩下的问题是连线之间没有元件，如IC和IC之间没有办法移动的，如图：白色圆圈和白色箭头处。想不出招数了。
9 P7 H& b% j' J) u# |
: i" r# b: e1 I! }朋友们能不能再支招？或者土办法也行。
% K6 j6 Q- {6 x1 v# h0 N' M
+ w8 d  ~3 \! C' R) p! Z* i
作者: mikle517    时间: 2010-1-11 19:22
本帖最后由 mikle517 于 2010-1-11 19:24 编辑
* A4 H. ~' O; S8 @6 s& _* e% u; I( ]$ k% y
EE2005 应该能打开吧？ 我明天去公司可以帮你看看 现在机子上还没装6 V. k/ O# \8 w6 M% O% @" I1 l( A
mikle517@163.com
作者: sgye    时间: 2010-1-11 22:31
EE2005 应该能打开吧？ 我明天去公司可以帮你看看 现在机子上还没装" P% Y2 G9 g# b, R, e9 w2 t
mikle517@163.com
- E. j* P9 X& f: Jmikle517 发表于 2010-1-11 19:22

: ?4 y4 D* N  u0 R' ]/ I9 u& K6 n) a  y
8 u, g3 V; d: Q* k" ^8 [' d
EE2007.5版本的，可以吗？
作者: tmlee    时间: 2010-1-12 02:48
你可以先把 interactive place/route drc 关了，弄上了再开，那很多不能移动和连接的都可以弄，但是要小心因為沒有 drc 很容易连錯,所以 drc 经常提示“Restricted  Layer Rule Violstion” 但不一定是是錯的，4 K& s: q& m1 l- L! X

+ s# O  y0 Z1 V! }" J
作者: sgye    时间: 2010-1-12 10:10
你可以先把 interactive place/route drc 关了，弄上了再开，那很多不能移动和连接的都可以弄，但是要小心因 ...
" U# ?& h$ H/ G$ H& }3 k% Jtmlee 发表于 2010-1-12 02:48

* \; I' z" \2 |8 f6 a& i8 @! Z0 v6 B- d( `' ], r
tmlee：邮件已经收到，虽然丢失了焊盘，但是可以解决问。5 c1 }2 j4 {- w4 F( X* I. ]8 q
7 X1 V: \8 v0 T4 L
方法实用，我试了一下。  谢谢，太感谢了！
作者: tmlee    时间: 2010-1-12 10:51
希望你不用提前回家过年
作者: sgye    时间: 2010-1-12 23:05
希望你不用提前回家过年
' b& V" c5 c; d+ }# Y) Etmlee 发表于 2010-1-12 10:51
3 D! Y# m( `, ~

0 H: Q; \) ~. l3 V1 J! q
# G& o( T7 A% a因为软件技术性的延误，可能要延后回家过年了
作者: braveboys    时间: 2010-1-12 23:09
如果项目不是很复杂，那还是换回去把
$ z: J  H' l, [, T7 Y" N我自己也是，原来用2005的，后来想拿2007作一个新的项目，作是作完了，但是还是比预想的慢了一半时间
作者: plokij    时间: 2010-1-13 18:22
替楼主谢谢tmlee
作者: llpcbpcb    时间: 2010-1-14 06:29
你的nets有設置繞在特定layer的要求
作者: shqwzhw    时间: 2010-1-16 15:14
回复 12# tmlee
" d7 l" P# {8 X3 f& X$ N  p) g5 \2 {3 u7 e6 _
0 Y9 m  F3 f2 a  R- J
    你的版本好高呀
作者: sgye    时间: 2010-1-16 15:54
本帖最后由 sgye 于 2010-1-16 16:04 编辑
: g3 a/ W7 T% w- A* u. u/ ~1 P2 x
2 b! I) \9 [- p2 U' g. a+ o1 V谢谢tmlee ！谢谢以上朋友们，今天终于把项目做完，刚发出去做板。! p$ E/ k' X! v5 M: X- [
2 n4 V1 y1 N/ @/ Q# s
除了以上走线外，接下来的敷铜（当然包括分割了），产生丝印，输出Gerber都是很考验人的技术，我是一边骂一边完成的，差不多可以说这项目是骂出来的。! b* i& d( r' ^, y7 R; e
* v0 t& \8 k8 ?2 L+ J% l, ^
闲话少说，上图和大家分享一下：
/ e8 F6 l2 Q' f8 L0 z, R0 S! l2 R1 [/ N7 d) y
作者: sgye    时间: 2010-1-16 15:57
接下来就是一一解决遇到的问题了，唉，有个高手指点一下能省多少功夫啊！！！
作者: tmlee    时间: 2010-1-16 16:11
恭喜！祝你新年快乐，恭喜發大財，你老家在那里呢？
作者: sgye    时间: 2010-1-16 17:33
恭喜！祝你新年快乐，恭喜發大財，你老家在那里呢？
3 ^8 I3 w# V: ^1 S2 W& _tmlee 发表于 2010-1-16 16:11

6 ?$ v4 Y. p( f
2 W) ]  L7 g) ~. ]+ `! d& W
3 s  C. s8 c& {: _4 s老家，广东的，现在人在深圳
作者: dingyeyun    时间: 2010-4-6 14:32
参考以下几点解决：3 |3 s+ l4 H& n3 z' f8 d3 M. O
1；Editor Control > Routes Tab-Route Settings：Allow One Additional Via per SMD Pin  此处勾选; T/ T" w+ ?3 k( c$ ~5 ~# R
2；Editor Control > Routes Tab-Route Settings：Use Place Outlines as Via Obstructs    此处不勾选
- `# H' i7 o3 u# J3 ~3；Editor Control > Pad Entry-Allow Vias Under Pads  此处都勾选（每种焊盘皆需要勾选）
* d% L5 ~9 d4 v4；Editor Control >走线时 Grids 全部设置为0试试。
0 A/ ^$ [. T+ y7 {5 G$ z; S5 t- H( ]5；Setup > Net Properties or Design Capture > Tools > Net Properties暂时清除卸载所有规则3 H, q9 d4 D1 r1 i, C) x, ^
6；Net Classes and Clearances > Nets Tab暂时清除卸载所有规则
作者: jiangchun9981    时间: 2012-2-15 13:12
LZ这个使用“CTRL-E”取消“prevent loop”选项即可。$ v1 a. Q, ^2 ~& i
这个选项是防止你的连线“环回”用的。一般在模拟电路里是不允许电路环回的。数字电路刚好相反！
. @7 B" V. {+ ]# W5 Y" Z9 r  p2 w取消后就能随意按自己的需要顺序连线了。
作者: fyz2324    时间: 2020-1-8 02:18
6666



欢迎光临 EDA365电子论坛网 (https://www.eda365.com/) Powered by Discuz! X3.2