EDA365电子论坛网

标题: 请教在candence的差分线规则约束 [打印本页]

作者: chenkui_2000 时间: 2011-4-6 19:10
标题: 请教在candence的差分线规则约束
各位大虾：

请问有谁知道在capture里设定差分的线宽，线距等约束规则。请指教一下。我看过别人电路有这样的设定，但是自己没有搞懂怎么去设定。

作者: cccccc32 时间: 2011-4-7 09:32
在allegro先新建差分对，然后里面设置，具体位置在setup->constraints->electrical constraint sets下设置，此处只设置差分对内约束，差分对与其他信号间距与普通设置方法相同。

作者: cccccc32 时间: 2011-4-7 09:33
差分对在capture里面或者allegro里面都可以设置，allegro里面在logic下设置；

欢迎光临 EDA365电子论坛网 (https://www.eda365.com/)