EDA365电子论坛网

标题: V/G DRC [打印本页]

作者: janey0615 时间: 2022-8-10 10:21
标题: V/G DRC
关于V/G DRC,有点疑惑，V/G DRC 是指“ Minimum Blind/Buried Via Gap”，那同层的B/B VIA 有这种要求可以理解，为什么不同层的B/B VIA也有这个要求呢？比如图片上的1：2 via和4:6 via，gap小于0.1mm在生产中难道会有什么问题吗？坐等大神解惑。谢谢。

VG.png (42.92 KB, 下载次数: 1)

作者: somethingabc 时间: 2022-8-10 13:21
忽略

作者: zc333 时间: 2022-8-11 20:10
好像BB via 设置一下就可以不报这个错误提示

作者: yangjinxing521 时间: 2022-8-12 10:32
上文件看看

作者: yangjinxing521 时间: 2022-8-12 10:54
激光孔定义为microvia，Core Via定义为BB via

作者: 155351394 时间: 2022-8-12 13:08

:hug::hug:

作者: mannyfen 时间: 2022-9-1 13:54
setup-constrains-design option-bb via layer separation 后面方框里改为0

作者: janey0615 时间: 2022-10-12 09:30

mannyfen 发表于 2022-9-1 13:54
. H1 V \* Q0 F5 Ssetup-constrains-design option-bb via layer separation 后面方框里改为0

多谢多谢，按照这个方法搞定了。

欢迎光临 EDA365电子论坛网 (https://www.eda365.com/)