6 e1 L8 y. V& c Y: G
, f8 f* G) {- o0 G& F
长度匹配的布线实现： Allegro―〉手工的方法；Veribest―〉成批量地自动完成（可以将设计时间从2周或更长到缩短几个小时） $ m3 u) d7 u- T$ q w/ [# f% G# d8 z
多线并行布线： Allegro―〉一次只能完成一根线；Veribest―〉一次可以多根线并能自动调整，打过孔等等（可得益10倍以上的设计效率的提高）
/ W9 L% ?2 v1 F) f动态推挤（调线）： Allegro―〉有限的能力（比如出现毛刺）；Veribest―〉 随意推挤没有毛刺（5倍以上的效率提高） / S5 f I4 [4 w- i5 ^7 ?
差分对布线： Allegro―〉 无 ；Veribest―〉可自动差分布线（手工布线下10倍以上的效率提高） " ?6 b8 C, |+ D) a
无限次的Undo和Redo Allegro： Allegro―〉无Veribest―〉可缩短总设计时间的10% 5 z. z. s, D# B9 M5 D
集成的库管理： Allegro―〉功能有限；Veribest―〉需很少的数据切换 ' _5 j5 A: p/ x0 h
原理图和PCB的集成： Allegro―〉基于网表的；Veribest―〉无缝集成（更出色的ECO和BOM,100倍的设计改进）
; y" p. _6 Z! |* ]中文输入： Allegro―〉不支持；Veribest―〉原理图中输入中文，PCB任意位置任意层输入中文，支持全部字体
" D0 T% o, R, K) Y! V( I使用Veribest的酷功能 * {: l1 p* M5 F. E1 f
1. 差分对/多线布线
7 b: \4 G2 @+ ]* N2. 高速网线的动态调整（比如可以调整或推挤蛇形线，而蛇形线的形状和长度可以动态的保持不变） 1 S1 d8 [/ l) o) @ V' e
3. 可以敷铜区中进行布局布线，并可以在已敷铜区域内推挤布线、过孔，移动器件
2 ]0 _3 t& ^. i- B) x# `4. 在一个集成环境下的单一layout设计系统(交互布线与自动布线统一环境)
# b: [/ U7 T7 A' @9 E6 B0 d0 V5. 基于形状的交互布线和自动布线
& z! _0 F3 r0 _3 `% g6. 动态改变线宽和过孔大小的规则区域定义；
% `& T k, w% w( T7. 能将电路从一边推挤到另一边 & h' S/ L! |9 {/ L: X8 T
8. 能将过孔合并到其他过孔和引脚；
2 n- t2 v: N7 v8 a6 I9. 敷铜区易于编辑、拷贝和移动；
0 z G: b0 ~9 M' ~2 h# k" F10. 器件在动态敷铜区的移动； ) N' p l. M% D8 e
11. 提供BGA扇出模板； ' c" b" r' f( S+ w
12. 可以显示引脚号；
# f' {" ^) Z. p' s/ }) w# S+ |) L13. 动态“冒险”显示； 0 [$ L$ q$ }: B) C( w
14. 动态曲线调整（高速约束线）；
3 @: w$ Y7 J- O% ^15. 钻孔显示；
H+ f4 i6 T3 U16. 多线布线和多线自动连接； . U( u- Z( Z% d
17. 选择能力（特别是被选中的网线固定）； ) d3 W, X2 o# v. s& S
18. 差分对自动调整； ( ?; x# \% d) {: k% B
19. 动态自动调整； ( v1 V/ g9 [, c7 e7 [; f
20. 按网线/错误着色； 5 _: I/ y0 m2 p; w
21. 自动的热焊盘旋转；
) S8 m. I# U. H, A7 C- c22. 丝印字编辑； % }9 ]! J: d5 @
* @3 w. L" [$ }9 G( A6 e- c- Z |
|
