EDA365电子论坛网

标题: allegro等长设置问题 [打印本页]
作者: tanghui1987510    时间: 2013-8-1 09:54
标题: allegro等长设置问题
等长设置好后，显示的长度与实际长度不一致，请问这是什么原因呢？？？{:soso_e183:}
: }: a/ f- v* c  |3 W% {
作者: dzkcool    时间: 2013-8-1 09:54
去掉下图中的Z Axis Delay即可不包括过孔长度# L* m- c* A& C
作者: 李明宗伟    时间: 2013-8-1 21:27
什么是显示长度，什么是实际长度啊
作者: tanghui1987510    时间: 2013-8-2 09:19
李明宗伟 发表于 2013-8-1 21:27 & g( P. N, o! n% S9 R4 c
什么是显示长度，什么是实际长度啊
3 m) K2 }( _2 d$ j1 S9 G
show net 的时候显示如下，为什么会出现BOTTOM/BOTTOM,Zall=32 MIL，不知道哪边设置错了5 k' _. D: R( v. G7 E
+ t, V: t) q2 c3 c# ]

- \6 Q9 n$ V$ j% S! E) z, e! b  Net Name:            XM1_DATA15
- e2 C8 r1 Z0 ~9 G7 g. W; k  Member of Bus:       XM1-D1
4 y# x3 P. a% S3 ]* w& _7 f2 P+ @; L- h6 W0 v1 B0 ?) ?
  Pin count:              2
: T& a  W7 I7 j) s! L' U3 M  Via count:              4. a. S- g: K' w) ~/ L
  Total etch length:      903.28 MIL  
! ~4 ^# a- S4 j- |  Total manhattan length: 430.73 MIL
4 ?% }. c( l' }$ z* |  Percent manhattan:      209.71%! X2 \' [0 g' K0 {1 V1 i

3 O; g4 w2 F  ^0 |9 `/ P- t0 Y  Pin                     Type      SigNoise Model        Location
( G7 I& w! ~" n# G" ^  ---                     ----      --------------        --------8 t/ T" _  x/ `& ?& {. \  M! J( n/ ~
  U4.B9                   UNSPEC                          (-1516.62 685.41)
$ x1 k% s/ }8 w" p' E1 o8 u' W2 d8 ]  U1.C17                  UNSPEC                          (-1184.58 784.10)3 v+ v5 P1 F' K7 N* L/ Q4 m
6 f1 l$ r% @% V6 V1 K5 G3 E
  No connections remaining
% k2 \  e5 E; a. z( y
, h+ V7 F& C3 j7 u  Properties attached to net
; k- r# R& Z1 d6 }: [" U    BUS_NAME          = XM1-D1
$ r% {$ f+ W6 f! [! q" ?, U    ELECTRICAL_CONSTRAINT_SET  = XM1_DATA8" o. h$ E0 o2 Q2 i- U
5 L1 g( z5 a+ W  J! u$ M" g
  Electrical Constraints assigned to net XM1_DATA15, e9 J$ I- X5 B7 T' A8 D$ n
    relative prop delay: global group XM1-D1 from U1.C17 to U4.B9  delta=0.00 MIL  tol=20.00 MIL
/ N7 G7 o% ^& S8 e: F& J) y- f" e  R" e) `9 b
  Constraint information:
" g2 t6 M/ a- W. e# e! c# q5 [+ u    (RDly) U1.C17 to U4.B9  min= 919.3 MIL  max= 959.3 MIL  actual= 935.28 MIL                   target=  (XM1_DATA12) U1.C18 to U4.D1& U5 r: q, u0 B* ^
            (-1184.58,784.10) pin U1.C17,UNSPEC,BOTTOM/BOTTOM
4 e3 g$ G! |) I$ ^1 ^& _) B            (-1184.56,784.10) via GND07/BOTTOM! p2 ^8 _) x- n8 [' |! }; Z+ _
      18.13 MIL cline GND07/ b) `! P2 U/ P  f/ w
            (-1197.38,771.31) via GND02/GND07
# ~1 W; T% D  t: h) Z7 M      639.6 MIL cline ART06
3 y3 C: F) X: |2 K            (-1368.74,567.43) via GND02/GND07+ Z8 o" ^0 U; F
      30.94 MIL cline GND07+ o& v# S6 z' F* z
            (-1393.13,581.82) via GND07/BOTTOM6 U& h1 t' }- y$ c; h
      214.59 MIL cline BOTTOM
  g/ M0 t5 y5 x7 R  _9 a8 N            (-1516.62,685.41) pin U4.B9,UNSPEC,BOTTOM/BOTTOM,Zall=32 MIL
, O2 k# h) l: k! p# m0 D& o) q  Member of Groups:
! u- _8 g7 }! \( @" j+ w# @    BUS             : XM1-D17 `9 T% `' x: o2 a8 @/ X0 U5 u
作者: 在水一方@羽球    时间: 2013-8-2 09:28
加我QQ739537967，给你看看
作者: 李明宗伟    时间: 2013-8-2 21:58
Total etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constraint information中的线长还会包括过孔等信息，是综合考虑的延迟。
作者: tanghui1987510    时间: 2013-8-5 09:37
李明宗伟 发表于 2013-8-2 21:58 6 ~5 W# ~* b8 y3 L4 O4 P# C3 r& D
Total etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constrai ...

. d  a6 U. n" k- O2 c9 d5 _2 v9 L5 {那怎样才能在Relative Propagation Delay的Length栏显示的是Total etch length，而不是Constraint information的长度呢？
作者: 李明宗伟    时间: 2013-8-5 17:18
Relative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟；而如果你只是想约束走线长度的话，可以设置Total Etch Length，不过它不是相对约束。
作者: tanghui1987510    时间: 2013-8-6 09:45
李明宗伟 发表于 2013-8-5 17:18
1 i! {8 h% r# Q1 p7 DRelative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟 ...
- P" p; x) R% R9 @9 a" X4 q( y
请问具体要怎么做？在哪边修改？
作者: jiaoweiyong    时间: 2013-8-6 09:55
过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度
作者: tanghui1987510    时间: 2013-8-6 10:27
jiaoweiyong 发表于 2013-8-6 09:55
6 _! {! o# [* m: B. a6 e过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度

# ?! m  d. P0 ^. S% O9 _  E我要怎样设定，才能不把过孔算在里面呢？{:soso_e183:}
作者: lisatm    时间: 2013-8-6 11:48
tanghui1987510 发表于 2013-8-6 10:27 $ A( B( I! k* X+ a
我要怎样设定，才能不把过孔算在里面呢？
+ X* ]7 Y  Z/ \5 b! K
直接查询不就可以了吗？显示的是走线的长度。
作者: jiaoweiyong    时间: 2013-8-6 11:50
忘记了
作者: tanghui1987510    时间: 2013-8-6 12:45
dzkcool 发表于 2013-8-6 12:21
" }9 i, a4 H8 R, B8 |+ g去掉下图中的Z Axis Delay即可不包括过孔长度
% S! g7 \5 p) z  u7 \* g
{:soso_e183:} 正解，感谢！！！
作者: yangzhou1690    时间: 2019-8-8 09:37
设定可以把表层的走线x0.9再记入长度吗
作者: yangzhou1690    时间: 2019-8-8 09:39
可以表层走线x0.9再记入长度吗



欢迎光临 EDA365电子论坛网 (https://www.eda365.com/) Powered by Discuz! X3.2