huo_xing 发表于 2017-5-22 10:41
  E( Y0 d% N% b- ~3 Y这个可能是设计缺陷，mos的g级状态必须是确定的，
. e9 P2 A1 a0 n3 ugs间加个大些的电阻，再看看现象是否改善

+ z6 _9 B4 ]' e5 Q3 }. ?1 N% G是的，MOS管G极要求状态确定。
0 J8 M) Q; d( p7 m

这个可能是设计缺陷，mos的g级状态必须是确定的，
gs间加个大些的电阻，再看看现象是否改善

我觉得是Cgd/Cgs电容比与Vds/Vgs电压比这两个比值之间的问题，解决方法确实很多，如果有兴趣你试试将3.3V电压变成更低或更高的电压，现象就会更明显了。

myl593799546 发表于 2017-5-16 09:57
对于这几个问题，建议示波器抓一下上电波形，可能是上电瞬间有低电平，然后产生了沟道，CPU虽然马上变成高 ...

这个的确有点不明白。
2 r7 H: R% j/ N, J

hao2012 发表于 2017-5-16 08:58
7 N1 Q+ I; q9 w  O# e9 t$ Y5 Y用万用表测电压慢慢上升不知道是什么原因，但是先测 G 极再测电压直接3.3 我觉得是万用表测量电压时内部有 ...

1 w' V$ C; g2 X我不了解万用表电压档输入结构，如果万用表电压档那边有对地电阻的话，倒是会出现这样的情况。

对于这几个问题，建议示波器抓一下上电波形，可能是上电瞬间有低电平，然后产生了沟道，CPU虽然马上变成高阻，但并没有完全关闭这个沟道

用万用表测电压慢慢上升不知道是什么原因，但是先测 G 极再测电压直接3.3 我觉得是万用表测量电压时内部有测量电阻把 G 极拉低了的原因吧

Aubrey 发表于 2017-5-13 20:54
: Z2 x  Y+ N% c0 z, EPMOS的G、S 端要并联一个较大电阻（比如100K），让MOS管处于一个确定的状态，这样你量的才准确！ 开关频率 ...

嗯，谢谢。

PMOS的G、S 端要并联一个较大电阻（比如100K），让MOS管处于一个确定的状态，这样你量的才准确！ 开关频率太快还要并一个电容，对MOS管保护寿命和EMC有好处。

再说明一下，这个问题是非常好解决的。在这里，只是讨论下MOS的特性，是什么特性导致这样的问题出现？！

myiccdream 发表于 2017-5-13 12:34
你的观点 是如果G极悬空，则无法满足Vgs 为负的XX情况。
) a3 h/ j8 Q4 }; D/ `这个观点是建立在理想的PMOS上。而实际是G和S之 ...

应不应该另说，现在咱讨论这种现象的原因。

shiyi_jiang 发表于 2017-5-13 12:03
1、这个MOS管门限电压是0.9V。2、不管是悬空还是三态，我认为都不会使MOS管开启，VGS电压不达标。问题是 ...

你的观点 是如果G极悬空，则无法满足Vgs 为负的XX情况。
0 \/ A. R+ U2 `5 e0 `这个观点是建立在理想的PMOS上。而实际是G和S之间有寄生电容。然后扯出一堆什么“米勒效应”Zzzzz的。
我的观点就是你设计的电路不应该让PMOS出现G极悬空和三态

myiccdream 发表于 2017-5-13 11:54
都不知道怎么说得好，
: V% T3 f7 h4 qPMOS的判定条件是 Vs 的电压与 Vg的电压 。比如Vgs= -4.5V完全开启。
你现在在S点 ...

1、这个MOS管门限电压是0.9V。2、不管是悬空还是三态，我认为都不会使MOS管开启，VGS电压不达标。问题是，D极有电压呀，怎么回事？

都不知道怎么说得好，
8 x3 `+ R$ i6 s3 D, x& EPMOS的判定条件是 Vs 的电压与 Vg的电压 。比如Vgs= -4.5V完全开启。
( r0 l) O% W. j. K4 m你现在在S点的电压为3.3V。
) B* S: F( ]% h/ M7 {2 d2 R然后Vg有可能是悬空也有可能是三态，但是不管是那种情况。 你觉得Vgs是不是负？