|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Heaven_1 于 2022-7-15 11:58 编辑
" v3 w3 }+ O h' C9 |0 A0 O( d2 ~
三．混选题（总分 20 分，每小题 2 分） E' I: |% \7 C. P& d
1. 元件封装 EMC 设计应考虑以下哪些原则（ ）： / U" v; `( J4 A' u* _! A) A
A．优先选择带 IC 插座的器件 7 m9 X) u+ V' s+ P3 C
B．优先选择电源和接地管脚位于封装中央且相对分布的器件，使得器件电源管脚与接地管脚间
* D- f3 \! g% s* [7 `4 x形成的环路面积最小 * i6 \1 _' q6 w' w; M
C．选用电源和地管脚成对分配且相邻分布的逻辑器件，将降低电源和地之间的环路电感，有助
8 h- j0 u7 H4 Z+ _' u于减少电源总线上的电压瞬变 ( f7 E5 K7 n8 w5 k* O
D．优先选择信号返回管脚与信号管脚均匀分布以及为时钟等关键信号线配置了专门的信号返回 8 p* E; t6 f$ X( L% d
管脚的器件
5 ?2 s7 ]" A h2. 某设备有两个辐射频点超标，一个是 40MHz,另一个为 900MHz。经检查，确定是电缆的共
9 i. V i3 ]$ m. T7 i& a" v# u8 U模辐射所致。在电缆上套一个磁环（1/2 匝），900MHz 的干扰明显减小，不再超标，但是 40MHz地址：深圳市龙华新区梅龙大道优品文化创意园 2 栋 3 楼
( @8 |0 {! c# C( a# \+ U6 c( i5 { J% X+ e& }) B
专业，专注，开拓，创新，是我们工作的理念；竭诚全心为您的电路品质保驾护航，是我们工作的宗旨；您的信赖和支持，是我们工作的动力。
* _5 F& ~3 B1 ~6 H3 d频率仍然超标。将电缆在磁环上绕 3 匝，40MHz 干扰减小，不再超标，但 900MHz 超标，如 6 ], D6 M& u/ d7 a0 `! w3 N
何解决（ ）。
( I; ]' D! V/ E! K9 s Z5 |" h1 y5 |A．使用两个磁环直接穿过电缆 9 s) n/ m) i; h- M3 d+ D
B．使用两个磁环并在电缆上各绕 3 匝 / y4 c+ L2 z: P
C．使用两个磁环，其中一个磁环线缆直接穿过滤除 40MHz 干扰频点，另一个磁环线缆绕 3 匝
( F/ ]- `6 ^$ z5 o滤除 900MHz 干扰频点 1 R! N6 ?6 Q Q0 Z {
D．使用两个磁环，其中一个磁环线缆直接穿过滤除 900MHz 干扰频点，另一个磁环线缆绕 3 , F5 h' U4 K# h
匝滤除 40MHz 干扰频点
9 {! i( j# Q( a/ X" A$ Q3. 单板的层设置应该遵循以下哪些原则（ ）： * V4 e% J- ^5 C& e2 Q# h. h
A．器件面下面（第二层或倒数第二层）有相对完整的地平面
" M6 P& g& h, P, {% \; oB．主电源（功率消耗最大的电源）有一相邻地平面 1 ^& K) ~- y3 f: @, `2 ^
C．尽量避免两信号层直接相邻
" d/ e1 |; D- l0 _D．所有信号层尽可能与地平面相邻 " P& a$ n1 |& u' W) T
E．高频、高速、时钟等关键信号布线层要有一相邻地平面
. M J0 P0 P) G' y0 k" b9 d4. 要提高屏蔽体对低频磁场的屏蔽效能，应采取（ ）： % s0 P# \& P/ x, ]. G
A．屏蔽体选用坡莫合金或硅钢材料
* ?% L- A v+ v' X! n, q* R4 QB．增加屏蔽体厚度 + G. Y, X: f' g3 C
C．低频磁场源远离结构孔缝
- G: t, {/ i) x4 g+ ?D．利用高磁导率材料增加涡流损耗 9 M: k3 s# h1 B3 W' k
5. 影响电容高频滤波效果的因素有（ ）： ' C5 E8 v+ m. S
A．引脚电感
' A/ t% h1 D1 r8 j
' Z, e8 j9 I2 h0 r2 o3 `! y |
|
/1 
发表于 2022-7-14 09:43
收藏
淘帖
支持！
反对！