找回密码
 注册
关于网站域名变更的通知
查看: 5704|回复: 88
打印 上一主题 下一主题

为什么要TX RX分层?用数据说话!

[复制链接]
  • TA的每日心情
    郁闷
    2019-11-20 15:04
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2019-10-8 13:52 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    layout的时候常常要求TX,RX分层,那么分层的意义是什么?什么情况必须分层?今天就来答疑解惑,用数据说话。+ w( _8 g; L/ B

    ( H" P( `1 Q' s$ _4 P. n) H% e& f/ e$ v2 ~1 G
    1.非过孔区域,TX、RX同层走线
    . I7 V* v' S# y1 c. J$ T; Y我们所说的TX、RX分层,主要为了解决BGA区域、连接器区域的过孔与线的串扰,在BGA出线时TX、RX实现了分层,那么在BGA外部自然而然也是分层的。- x  j4 l* x$ F7 ^: L

    6 u" [. L+ Y3 N$ T* K$ d( p我们先看看BGA外部TX、RX不分层(即TX、RX同层走线)的情况,串扰有多大
    - Q2 }, @0 j& m6 U1 l( ~7 d/ p. l# ~, c
    在上图所示的结构中,TX、RX同层布线,差分线的线宽/线距一样,W/S1=6mil/9mil,当TX、RX之间的线间距S2没有按照3W或5H的线间距做,而是小于3W时(仿真15mil),走线长度1inch时,TX与RX之间的近端串扰NEXT的量在48dB,如下图所示:

    # p4 x) _# h* R
    1:线对线的串扰@1inch
    2:线对线的串扰@20inch
    5 e3 v' O" Y9 v2 v& _& t
    从上面图1、2可以看到,只要按照常规3W或5H的线间距去要求TX与Rx之间的距离,近端串扰、远端串扰量在45dB以下,并不大,是可以接受的。5 f- w- w" a2 N
    * }' v' n) x4 H0 q. I3 O0 N6 m
    2.过孔区域,TX、RX同层走线! d+ S6 M0 Z: s$ M

    % L. w* g  }& A' r0 R- SBGA区域、连接器区域是一个道理,都是过孔集中区域,且过孔之间的间距固定,Trace只能在狭小空间里穿过。下面我们就仅以BGA区域为例进行说明。. G0 M) N( X" K0 J# ]/ O0 G7 V
    9 P; f0 f/ H' d) C5 X7 q+ l
    任何产品都要用芯片,有芯片就绕不开BGA区域布线问题。假如TX、RX不分层,而采用同层出线,比如下图所示,TX、RX都从layer6出线:

    9 f# Q0 i6 C- f7 |; r+ B
    6 `) @5 O( ?! o' C  y7 P
    BGA区域最常用的换层过孔是0.2mm的Via(具体尺寸是完成孔径8mil、焊盘直径18mil、反焊盘直径27mil)。

    1 |) @1 b7 s1 B9 J. i2 M

    - M  y* q2 L  u4 w( X
    在这种情况下,在12.5GHz处TX对RX的近端串扰量是47.5dB。

    % O+ A" o# k" q  F! a# P
    5 o2 [% ?  s2 _0 B6 W6 L
    当然有同学会觉得47.5dB的近端串扰依然很小啊,但是这47.5dB联系实际产品,看看情况如何?
    · 情况1:在实际产品中,在BGA区域TX信号是芯片刚刚发出来的未经衰减,信号幅度高达800~1200mVpp,但是RX信号是翻山越岭、跑了二三十inch,信号幅度只有100mVpp,情况差的只有80mVpp。80mVpp的柔弱信号是否扛得住来自1200mVpp壮汉的小拳拳?
    · 情况2:BGA区域都是把TX/RX pin map集中在一起,意思就是80mVpp的RX信号左右各站了一个1200mVpp的TX壮汉,两个壮汉左右开弓的小拳拳,是否还扛得住?
    · 情况3:再配合背板,至少要涉及两个连接器,有时可能需要穿过多个其它线卡的连接器,也就是说80mVpp的Rx信号在到达接收芯片端之前,已经挨了各种规格的小拳拳,有来自1000mVpp的、来自800mVpp的、600mVpp的……
    · 情况4:加工环节的层偏,会让1200mVpp的TX信号贴近80mVpp的RX,小拳拳近了,打的更疼了。
    总结下来就是:不同的链路对于47.5dB@12.5GHz的串扰容忍度是不同的,比如下图所示,当通道插损只有11dB时,它能扛8个47.5dB @12.5GHz的串扰,但是当你的通道插损达到20dB时,连4个47.5dB @12.5GHz的串扰都扛不住了的。
    1 s9 Q* T, w8 g- z
    如果我们在考虑层偏的恶化效果,比如层偏3mil,使得线离过孔更近了,如下图所示

    % b% k! k) R* M% I/ _
    同样通道插损只有11dB时,在同样的布线情况下,只是在生产加工环节发生了层偏,原本能抗8个47.5dB @12.5GHz的串扰,现在连4个都扛不住了。层偏量对串扰的影响会使得预计的系统裕量急剧减小!

    6 D# d8 p7 ~/ A* c$ V* l, m3 l
    8 K6 h8 M* y, F8 y: d4 |
    对于信号速率不高、RX走线长度不长、只经过一两个过孔区域的情况下,换句话说,就是Rx自身体质不错,扛揍,在加上旁边的小拳拳也不多的情况下,可以TX/RX同层。不同的系统能扛不同的串扰,只是在前期如果实行了TX、Rx分层,能省很多事。

    该用户从未签到

    推荐
    发表于 2019-11-7 09:53 | 只看该作者
    看看                       
  • TA的每日心情
    开心
    2021-12-16 15:38
  • 签到天数: 43 天

    [LV.5]常住居民I

    推荐
    发表于 2019-10-10 09:27 | 只看该作者
    是否要分层,是要看需要的吧。 不一定要是强制性的。

    该用户从未签到

    推荐
    发表于 2019-11-20 16:34 | 只看该作者
    想看看如何讲,应该频率高的会分层2 d1 M% b' ]1 j: T6 U

    该用户从未签到

    2#
    发表于 2019-10-8 13:55 | 只看该作者
    写的不错,学习了

    该用户从未签到

    3#
    发表于 2019-10-8 15:24 | 只看该作者
    1 }4 u# v1 e  S9 e1 W
    我来瞅一瞅0 p2 }4 i9 F. }* b- k1 K

    该用户从未签到

    8#
    发表于 2019-10-8 15:34 | 只看该作者
    学习学习,谢谢分享
  • TA的每日心情
    慵懒
    2023-12-7 15:49
  • 签到天数: 4 天

    [LV.2]偶尔看看I

    9#
    发表于 2019-10-8 15:34 | 只看该作者
    瞧瞧-------------

    该用户从未签到

    10#
    发表于 2019-10-8 15:53 | 只看该作者
    感谢分享 ,学习了
    8 i4 d7 z  Q. [, m" S4 E
    % l: ?" Q! u9 H2 A/ [& S0 c
  • TA的每日心情
    无聊
    2019-11-19 15:38
  • 签到天数: 1 天

    [LV.1]初来乍到

    11#
    发表于 2019-10-8 16:25 | 只看该作者
    我来瞅一瞅
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-14 08:35 , Processed in 0.140625 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表