找回密码
 注册
关于网站域名变更的通知
查看: 1419|回复: 14
打印 上一主题 下一主题

问:PMOS做模块电路电源开关时,D极端电容放电等问题?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-5-13 11:34 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
原理如图。' d, ^3 c9 k  {4 z) y
这两天遇到了这么一个情况,问题好几个:
9 Y. R4 T( v4 Q9 z8 d1、mcu是刚刚焊上去的,没有程序,根据MCU硬件配置,该电路控制IO应该是三态。' a+ D% w$ o( w
2、给电路板上电,用万用表测D极电压约为1.6V,并逐渐上升,经过2-3分钟,VCC_BLK电压升至3.3V。- N2 E$ E8 I" h
3、但,如果上电后先测S极电压(0V),再测D极电压,不需要经过2-3分钟时间,而是直接3.3V。; t( G# }! ~1 [! E$ ~
//以上情况,为什么在控制IO为三态的情况下,D极会出现这样的情况?% W: n* `+ `- G2 Q! w
) s+ ~) W( P( _" I
, R/ N5 ~+ i9 q. |& `5 m$ Y
4、断电瞬间,还是万用表测,D极电压0.2V,并逐渐下降。
7 f, f4 U. F: k3 G
5 S; U2 g# Y$ N1 z7 f) f8 |& h* _) w//现在这个电路D极电容还很小,但如果是470uF这样的大电容呢?有必要并联一个放电电阻(470R)吗?可电路正常工作时,放电电阻带来的电流消耗呢?特别是电池供电的情况。6 U0 C9 X/ Q' u7 I( G

& W' d8 e5 q1 L1 n2 x! C# h: D
0 o  h* @/ I3 X5、将控制IO线上串的电阻焊除,即断开控制IO。给电路板上电(G极悬空,S极3.3V),测得D极电压约1V。. C2 {6 w# @" H$ K8 {
//为什么D极会有电压?
7 T+ c& [7 d0 a7 h& k" P5 U2 g3 t* O8 f: d0 T2 L. n
以上,谢谢各位。
% H% X5 e: ^( T- H4 a; j' f& D7 B1 _4 W+ Z$ ^: v) V8 q6 v
/ N# d! e" j/ @; o7 G2 \

PMOS电源开关.png (23.23 KB, 下载次数: 8)

PMOS电源开关.png

该用户从未签到

2#
发表于 2017-5-13 11:54 | 只看该作者
本帖最后由 myiccdream 于 2017-5-13 11:55 编辑 4 C9 R  b+ y, V; v

2 `  z4 z0 ~5 g6 F3 @2 t+ o都不知道怎么说得好, # M& d, @( q9 n5 a2 z) o
PMOS的判定条件是 Vs 的电压与 Vg的电压 。比如Vgs= -4.5V完全开启。) @, [, i2 V' Z7 R$ B0 u
你现在在S点的电压为3.3V。
& E/ _6 L4 M8 C然后Vg有可能是悬空也有可能是三态,但是不管是那种情况。 你觉得Vgs是不是负?

点评

1、这个MOS管门限电压是0.9V。2、不管是悬空还是三态,我认为都不会使MOS管开启,VGS电压不达标。问题是,D极有电压呀,怎么回事?  详情 回复 发表于 2017-5-13 12:03

该用户从未签到

3#
 楼主| 发表于 2017-5-13 12:03 | 只看该作者
myiccdream 发表于 2017-5-13 11:54' U5 V1 U. I/ e( i: I& B5 M
都不知道怎么说得好,
+ q! _8 K2 y- [( T, k: V5 [; NPMOS的判定条件是 Vs 的电压与 Vg的电压 。比如Vgs= -4.5V完全开启。
2 [# i+ |/ y6 R, W% J你现在在S点 ...

! ^( @  x" L( _7 |( d1、这个MOS管门限电压是0.9V。2、不管是悬空还是三态,我认为都不会使MOS管开启,VGS电压不达标。问题是,D极有电压呀,怎么回事?# L0 O0 B9 c2 A- d" ~- \! ?

点评

你的观点 是如果G极悬空,则无法满足Vgs 为负的XX情况。 这个观点是建立在理想的PMOS上。而实际是G和S之间有寄生电容。然后扯出一堆什么“米勒效应”Zzzzz的。 我的观点就是你设计的电路不应该让PMOS出现G极悬空和  详情 回复 发表于 2017-5-13 12:34

该用户从未签到

4#
发表于 2017-5-13 12:34 | 只看该作者
shiyi_jiang 发表于 2017-5-13 12:030 A7 l" i) J$ s' O" B
1、这个MOS管门限电压是0.9V。2、不管是悬空还是三态,我认为都不会使MOS管开启,VGS电压不达标。问题是 ...

9 O, }; q: B: h7 N( O5 p你的观点 是如果G极悬空,则无法满足Vgs 为负的XX情况。3 J. R& ?2 l" Z6 u
这个观点是建立在理想的PMOS上。而实际是G和S之间有寄生电容。然后扯出一堆什么“米勒效应”Zzzzz的。" v) `& M7 n; F& k  `
我的观点就是你设计的电路不应该让PMOS出现G极悬空和三态
/ h5 L+ X1 J$ k" I/ s) u' U

点评

应不应该另说,现在咱讨论这种现象的原因。  详情 回复 发表于 2017-5-13 12:55

该用户从未签到

5#
 楼主| 发表于 2017-5-13 12:55 | 只看该作者
myiccdream 发表于 2017-5-13 12:34
6 k: {4 C' d+ S5 e+ p你的观点 是如果G极悬空,则无法满足Vgs 为负的XX情况。
. o4 B* ]/ u& [! l9 Q* ?, a这个观点是建立在理想的PMOS上。而实际是G和S之 ...

+ a7 \! B2 S2 ~" Z. h7 x9 c应不应该另说,现在咱讨论这种现象的原因。# c9 y! c  r( q4 X8 p7 f0 q& k5 n

该用户从未签到

6#
 楼主| 发表于 2017-5-13 17:36 | 只看该作者
再说明一下,这个问题是非常好解决的。在这里,只是讨论下MOS的特性,是什么特性导致这样的问题出现?!

该用户从未签到

7#
发表于 2017-5-13 20:54 | 只看该作者
PMOS的G、S 端要并联一个较大电阻(比如100K),让MOS管处于一个确定的状态,这样你量的才准确! 开关频率太快还要并一个电容,对MOS管保护寿命和EMC有好处。

点评

嗯,谢谢。  详情 回复 发表于 2017-5-13 21:08

该用户从未签到

8#
 楼主| 发表于 2017-5-13 21:08 | 只看该作者
Aubrey 发表于 2017-5-13 20:54
5 i0 N. j$ x/ t: \0 ?. v6 E# jPMOS的G、S 端要并联一个较大电阻(比如100K),让MOS管处于一个确定的状态,这样你量的才准确! 开关频率 ...

- A- i- @/ N) E- h+ J" n' T嗯,谢谢。

该用户从未签到

9#
发表于 2017-5-16 08:58 | 只看该作者
用万用表测电压慢慢上升不知道是什么原因,但是先测 G 极再测电压直接3.3 我觉得是万用表测量电压时内部有测量电阻把 G 极拉低了的原因吧

点评

我不了解万用表电压档输入结构,如果万用表电压档那边有对地电阻的话,倒是会出现这样的情况。  详情 回复 发表于 2017-5-18 09:16

该用户从未签到

10#
发表于 2017-5-16 09:57 | 只看该作者
对于这几个问题,建议示波器抓一下上电波形,可能是上电瞬间有低电平,然后产生了沟道,CPU虽然马上变成高阻,但并没有完全关闭这个沟道

点评

这个的确有点不明白。  详情 回复 发表于 2017-5-18 09:19

该用户从未签到

11#
 楼主| 发表于 2017-5-18 09:16 | 只看该作者
hao2012 发表于 2017-5-16 08:58& N  ]8 l1 ^$ b& Q& I
用万用表测电压慢慢上升不知道是什么原因,但是先测 G 极再测电压直接3.3 我觉得是万用表测量电压时内部有 ...

# U+ k. M; b: L5 L* G- r我不了解万用表电压档输入结构,如果万用表电压档那边有对地电阻的话,倒是会出现这样的情况。! D& N/ h! \7 }

该用户从未签到

12#
 楼主| 发表于 2017-5-18 09:19 | 只看该作者
myl593799546 发表于 2017-5-16 09:57
/ v2 j. O4 `! e$ ?, |2 u7 p对于这几个问题,建议示波器抓一下上电波形,可能是上电瞬间有低电平,然后产生了沟道,CPU虽然马上变成高 ...

3 F4 E: R8 ]- n- j% U1 Y这个的确有点不明白。/ P( j5 e4 k' O' r% B

该用户从未签到

13#
发表于 2017-5-18 14:52 | 只看该作者
我觉得是Cgd/Cgs电容比与Vds/Vgs电压比这两个比值之间的问题,解决方法确实很多,如果有兴趣你试试将3.3V电压变成更低或更高的电压,现象就会更明显了。

该用户从未签到

14#
发表于 2017-5-22 10:41 | 只看该作者
这个可能是设计缺陷,mos的g级状态必须是确定的," H, V8 `% q% \2 Z6 A
gs间加个大些的电阻,再看看现象是否改善

点评

是的,MOS管G极要求状态确定。  详情 回复 发表于 2017-5-22 13:47

该用户从未签到

15#
 楼主| 发表于 2017-5-22 13:47 | 只看该作者
huo_xing 发表于 2017-5-22 10:41! G% Z% V$ V4 K, }6 d7 K
这个可能是设计缺陷,mos的g级状态必须是确定的,
* E2 E% q5 Y0 G0 O6 Ags间加个大些的电阻,再看看现象是否改善

2 }8 Q" @+ a0 Y# D是的,MOS管G极要求状态确定。/ ^5 K& |2 y+ n6 H* v( ~

# r9 v1 X" l) y% Z6 ?- b
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-10 11:48 , Processed in 0.140625 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表