|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在“几大高速PCB打样设计中的隐形杀手”中提到了“高速背板与高速背板连接器”，那么高速背板是如何设计出来的，从头到尾会有哪些设计步骤，每个环节有哪些要点呢?本期案例分享做下概要的梳理。
; D7 C/ v3 N1 @# N! w$ K 高速背板设计流程; {( V6 x, w8 _" |
; K* S9 v1 H2 C4 O/ \4 A
完整的高速背板设计流程，除了遵循IPD(产品集成开发)流程外，有一定的特殊性，区别于普通的硬件PCB模块开发流程，主要是因为背板与产品硬件架构强相关，除了与系统内的各个硬件模块都存在信号接口外，与整机机框结构设计也是关系紧密。
- k% H0 f- o# T$ L) c9 q
% H! w) n# I( ?0 u( J 高速背板的设计流程主要包括以下设计环节：3 N- T& o, [& @, X0 A: C, {
8 i: j5 O8 z, s& P. a
高速背板设计流程各环节关键内容
?; d2 V( O# p& P7 i; I
" I& a _# P8 ~& c 关键技术论证
! B: e8 W, S+ k& [$ C5 V( K6 y( Q$ C3 r. L; i- E
高速背板的设计除了关注背板PCBA设计要素以外，需要关注整个系统高速信号互连链路的设计，典型的高速信号链路参考下图：2 o5 E# ~. H: e K
* p) T1 h2 Z; t& f y: N
因此需要前期做好充分技术论证，主要包括：
6 p. z. h. M. e; t' r" Y% _" n4 T
* N- w) \9 P/ x& G( @) |* A" s ①芯片SerDes选型及高速信号驱动能力验证(仿真分析也可以提供参考结论，但是如果芯片SerDes有Demo板可供测试、那么更推荐测试验证)
, y! o$ {) F @, }( P/ W5 ]+ Q+ ?: A, ?/ V' X# b
②高速连接器的选型与验证(重点关注连接器的时域、频域指标，能否满足产品系统最高速信号传输的性能要求，一般通过设计“连接器SI测试板”的方式)2 P0 l- U) U5 Z F+ X& s% c
5 |) g9 P8 |) J; f2 M* H ③PCB板材的选型(系统链路中包括两侧子卡的PCB走线及背板PCB走线，PCB板材性能直接影响链路损耗，需要确定合适规格的LowDk/Df板材)( n' U) r. v( {
# d2 S/ H' Z8 F0 U- W. i0 @; J 硬件架构设计
. `* c7 ~3 q8 O/ R6 j+ A* [3 Z/ d: d0 u# |( t
①系统各个单板模块的功能与数量
" u" n- u: s9 C; L
% `5 w7 i; c0 X+ E( B/ c 系统的整体数据交换容量决定了系统内业务子卡的单槽位数据容量及业务子卡的数量;% q, g: S% |% V4 ]& i4 Y' _. @
* C1 j7 _2 h4 F
系统内其它子卡的数量，如核心交换子卡的数量、主控子卡的数量，整机电源模块/风扇控制模块的数量等。8 j- ~6 B( U8 R$ e$ C
# @2 R, i% l7 L7 g: D- L( {& Y; ]2 z ②各个模块与背板连接的接口连接器具体型号与数量
1 Z) Y% {/ W. z; X) ~
+ Y: h: k& c9 s; K$ a 根据信号数量的多少，决定各模块接口连接器的具体选型
, b! y* ]) G) ~5 ^* S$ v) j
9 k' i {) S9 s) D ③与整机机框设计相关的架构设计
* L2 O! }6 a# ?( T9 E
% V) _$ i% Q$ {4 w7 K$ c) { 子卡槽位间距、子卡结构导向设计方案、系统电源总功耗、系统散热风道设计等" P3 A2 O* N: \, X% F/ U z
- G# j9 N( S8 m4 Y
总体设计方案
( C1 X' ]0 y3 `: ~ y& ]7 G1 s) `9 M. j5 |
将前期关键技术论证及硬件架构设计确定的设计实现方案形成背板总体设计方案文档，同时做高速信号链路的前仿真分析
( h6 J2 I/ m" W
/ E- a( t4 \) I$ @$ W PINMAP设计/ m) m: b: ]9 _- } O s. p" Z! Z
5 |% S+ y% N5 G4 o
此阶段已经进入背板的详细设计实现阶段，由于背板在产品系统中与各个硬件功能子模块都存在信号接口，因此需要把所有接口信号在接口连接器上的定义方式做出明确的定义，类似于芯片管脚的PINMAP
1 J+ H/ t2 D8 [- a6 T e. ?
2 b# m0 n0 A6 i7 C- Z 背板PINMAP设计一方面需要重点关注高速接口信号的串扰控制(例如：信号间需要间隔1个GND信号还是2个GND信号);另一方面需要关注PCBLayout设计的可实现性(通常需要背板PCB布线是通顺的、高速背板层数通常比较高，如果信号定义扭曲会造成PCB设计层数成倍增加)" A% R1 Z$ ^! E
# b+ c/ t, i. ^
原理图设计5 y" m2 r; K# @4 N7 M8 o
% I; [% _9 y; n( [% w" b# p/ ?
背板的原理图设计相对简单，可以通过自行开发的软件工具脚本，将PINMAP直接转化为原理图
3 i! h$ s: r: p& V+ p; a$ C! l. m- _
PCB设计( W. Q" ~& \: b' ] T* U) K
- |$ {" O# X4 t; x3 S0 i
前期设计工作做得到位，背板PCB设计实现通常没有太多难度，按照既定的布线规则进行连通即可，重点是系统电源的供电通流能力保障
* j0 H" y) i# h& X; R! l, Z* ^( E/ K2 L0 ?5 {' L9 q+ f; ]- R
UT测试
% ^7 [- ~3 \/ e# `( S3 w1 s2 ]% R3 J- g
背板UT单元测试，重点关注背板高速信号通道的SI性能，这时可能会用到连接器测试板做测试辅助: u) E+ R" i# U: y9 s W/ n5 v4 v
$ r- m ] h m- q, k# I 系统集成测试
- v6 [: ]) G( L4 t% ?
5 i% J; |+ s, h! ^$ O6 d5 X 系统集成测试的过程会较长，因为背板本身与各个硬件子模块都有接口，不同排列组合下的测试场景会比较多，例如：交换子卡与业务子卡的通讯、主控子卡与业务子卡的通讯、主控子卡与整机子模块的通讯等等。3 Y7 V/ D2 r* O0 T
# B) n- C9 T! d, q5 ~
产品整机的测试，如：高低温、温度循环、可靠性等测试，也需要背板开发设计人员共同参与定位产品测试问题。
$ V4 p! a3 x! F2 ^6 i 更多线路板打样信息尽在： https://www.jiepei.com/g34$ H: X/ }; v9 p" i0 ~6 h
0 B6 h' a( P6 N- H/ y: r" }3 l |
|
/1 
发表于 2018-10-10 14:32
收藏
淘帖
支持！
反对！