EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
usb接口具有传输速度快，支持热插拔以及连接多个设备的特点，目前已经在各类计算机、消费类产品中广泛应用。 & `1 |- q+ p/ h+ E' q1 A$ ~
1usb接口面临电磁兼容问题由于usb接口其运行速率较高，容易通过usb连接线缆对外高频辐射超标，同时由于带电热插拔，容易受到瞬间电压冲击和静电干扰。因此我们在产品接口设计时，需要着重从接口滤波设计，防护设计，PCB设计、结构电缆多个方面考虑电磁兼容设计。3 H% v) ^2 \* t z$ o6 |
$ p, P7 e# y0 m0 _8 P' W本文电磁兼容解决方案主要结合usb2.0接口电路特点，从产品原理图的接口电路出发，提供符合产品实际设计要求的具体的EMC设计方案，从而使产品能够满足电磁兼容标准与规格要求，获得良好的emc品质，提升产品的可靠性。
/ |( d5 [& i; P7 ~4 p6 k2
( l! e# ^ N+ `+ d: h/ b4 l4 Eusb接口标准要求带有usb接口的典型消费类产品，需要满足相关电磁兼容要求，与usb相关的电磁兼容项目要求如下，其他如应用在军品、汽车电子、铁路电子要求则有所不一样，具体请参考相关电磁兼容标准要求。
6 _. D7 w" l, {' f3
9 W( K* u( e" X ]8 N原理图emc设计) X) e& W8 ?1 k: \, a1 x
- E* y: f8 V8 a, l2 \" e F4 x% d4
A1 T9 b. _% g/ ?$ |6 v原理图设计要点说明4.1滤波设计要点： L1为共模滤波电感，用于滤除差分信号上的共模干扰;
0 D9 P: u& K* ?: Y7 c7 x- d- s. o+ iL2为滤波磁珠，用于滤除为电源上的干扰;
$ t6 k( }+ |$ m8 XC3、C4为电源滤波电容，滤除电源上的干扰; 5 F, y" o2 }5 \
C1、C2 为预留设计，注意电容尽量小，如实际影响信号传输，可以不焊接。
. `' o) j+ N# f" R4.2防护设计要点： D1、D2、D3组成usb接口防护电路，能快速泄放静电干扰，避免内部电路遭受静电的干扰。 1 q# s8 p; C% M3 q$ M: t' d# _
C5、C6为接口地和数字地之间的跨接电容，典型取值为1000pF，耐压要求达到2KV以上。
1 k/ F; Z* u7 L$ s, p4 |4.3 特殊要求： 4.3 R1、R2为限流电阻，差分线之间耦合会影响信号线的外在阻抗，可以用此电阻实现终端最佳匹配，使用时根据实际情况进行调整。
& M5 ~% h. e4 A }4.4 器件选型要求： L1为共模电感，共模电感阻抗选择范围为60Ω/100MHz~120Ω/100MHz，典型值选取90Ω/100MHz
; B h( {% ~" t X5 sL2选用磁珠，磁珠阻抗范围为100Ω/100MHz~1000Ω/100MHz，典型值选取600Ω/100MHz ;磁珠在选取时通流量应符合电路电流的要求，磁珠推荐使用电源用磁珠
8 m' w( M4 P: D$ MC3、C4两个电容在取值时要相差100倍，典型值为1000pF、0.1uF;小电容用滤除电源上的高频干扰，大电容用于滤除电源线上的纹波干扰;
+ v) a/ V8 H$ u/ d2 p1 FD1、D2、D3选用TVS，TVS反向关断电压为5V。TVS管的结电容对信号传输频率有一定的影响，usb2.0的TVS结电容小于5pF; 8 Z0 G, b: P1 [* {0 T
C5、C6为接口地和数字地之间的跨接电容，典型取值为1000pF，耐压要求达到2KV以上。 $ o9 k' i8 e: F. S2 a
4.5 相关电磁兼容器件选型建议清单 * B3 z, s9 s! }+ @9 Q3 U" F
5
$ L8 x9 S, L( T0 m7 d5 t! c1 N" o5 _( YPCB设计说明5.1布局设计要点 元器件布局要按照信号流向进行布局;
& F3 L/ J8 w% r- v防护器件要尽可能的靠近接口放置，确保引线电感最小，以保证防护器件能正常的进行防护动作。
+ m: I6 R4 a5 u" i2 P5 Q应将芯片放置在离地层最近的信号层，并尽量靠近usb插座，缩短差分线走线距离。
- i6 R/ C' ^' Q1 w5.2布线设计要点 共模电感下方不能走其它信号线。
) Y+ \& N S" c4 i+ i T如果usb接口芯片需串联端电阻或者D线接上拉电阻时.务必将这些电阻尽可能的靠近芯片放置。
+ D& E0 A+ t6 S- r1 N6 ^% X将usb差分信号线布在离地层最近的信号层。
* ]/ s0 h+ H5 G; v) |2 A保持usb差分线下端地层完整性，如果分割差分线下端的地层，会造成差分线阻抗的不连续性，并会增加外部噪声对差分线的影响。 2 m* A; V0 a/ s8 v1 E
在usb差分线的布线过程中，应避免在差分线上放置过孔(via)，过孔会造成差分线阻抗失配。
% o" W# K5 O( G6 }保证差分线的线间距在走线过程中的一致性，如果在走线过程中差分线的间距发生改变，会造成差分线阻抗的不连续性。
l K" o) E; \2 R在绘制差分线的过程中，使用45°弯角或圆弧弯角来代替90°弯角，并尽量在差分线周围的150 mil范围内不要走其他的信号线，特别是边沿比较陡峭的数字信号线更加要注意其走线不能影响usb差分线。
2 l1 ?1 p6 S7 T' w$ j( P V1 {, P% y" Y! e
| 
/1 
发表于 2022-7-26 13:18
收藏
淘帖
支持！
反对！
