|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
高速PCB设计的几个问答
! {- Z4 S# e5 Y+ X- ?$ a$ B6 l2 N0 M4 D* i; R* Z
高速PCB设计已经成为每一个PCB工程师都应该要关注和掌握的必备技能。除了基础理论知识以外，还有实际设计经验也非常重要。这里就分享一下前辈们关于高速PCB设计经验和问答。5 O& @5 O! x U5 ^8 i
# |9 b0 R* }! h1 Q3 r4 U1 f" g 1、在进行高速多层PCB设计时，最应该注意的问题是什么?
* X8 B- z' z+ O% C# e 最应该注意的是你的层的设计，就是信号线、电源线、地、控制线这些你是如何划分在每个层的。一般的原则是模拟信号和模拟信号地至少要保证单独的一层。电源也建议用单独一层。
/ ~3 q/ y) {0 R0 i6 h9 H" Z1 q; t" b( y3 v# E: ^3 s! D" ?
2、高速PCB，布线过程中过孔的避让如何处理，有什么好的建议?
8 j: a8 f8 N- g* b! c 高速PCB，最好少打过孔，通过增加信号层来解决需要增加过孔的需求。
! c3 @0 @2 x2 n& E* u& M! p2 R3 r5 A" u) ?
3、在高速PCB设计中，如何解决信号的完整性问题?
4 X4 d! z: D3 \- _2 p 信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。2 K! @; Z# @2 O6 b
2 `; p2 A( z1 E0 ^& ~. A
4、在高速PCB设计中，信号层的空白区域可以敷铜，而多个信号层的敷铜在接地和接电源上应如何分配?
p2 K* H8 [, C' z 一般在空白区域的敷铜绝大部分情况是接地。只是在高速信号线旁敷铜时要注意敷铜与信号线的距离，因为所敷的铜会降低一点走线的特性阻抗。也要注意不要影响到它层的特性阻抗，例如在dual strip line 的结构时。2 x0 P. D3 Q- K& I& O
* Q+ r0 F* r4 u2 R$ z0 W
5、在高速PCB设计原理图设计时，如何考虑阻抗匹配问题?
7 x8 F* ]9 o: A1 t4 k 在设计高速PCB电路时，阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关系， 例如是走在表面层(microstrip)或内层(stripline/double stripline)，与参考层(电源层或地层)的距离，走线宽度，PCB材质等均会影响走线的特性阻抗值。也就是说要在布线后才能确定阻抗值。一般仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布线情况，这时候在原理图上只能预留一些terminators(端接)，如串联电阻等，来缓和走线阻抗不连续的效应。真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。! d8 D: d9 ~0 E0 j; v
# ?8 V; a) y/ O! B3 r% w 6、在布局、布线中如何处理才能保证 50M 以上信号的稳定性?& h- a, Q6 T5 V0 ~ p$ X0 b9 i
高速数字信号布线，关键是减小传输线对信号质量的影响。因此，100M 以上的高速信号布局时要求信号走线尽量短。数字电路中，高速信号是用信号上升延时间来界定的。而且，不 同种类的信号(如 TTL，GTL，LVTTL)，确保信号质量的方法不一样。7 p( r4 e; R' X1 c0 `# t( ]
* z6 q0 Y, o) X" v% h; i 7、如何解决高速信号的手工布线和自动布线之间的矛盾?
4 Z1 p3 G1 H& s 现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。各家 EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。例如，是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式，能否控制差分对的走线间距等。这会影响到自动布线出来的走线方式是否能符合设计者的想法。另外，手动调整布线的难易也与绕线引擎的能力有绝对的关系。例如, 走线的推挤能力，过孔的推挤能力，甚至走线对敷铜的推挤能力等等。所以，选择一个绕线引擎能力强的布线器，才是解决之道。
% a/ ]. c" R( o) [9 ]; x: Z/ r* A4 P8 i# a' i
8、添加测试点会不会影响高速信号的质量?$ @, t6 D3 T! y. a1 q( r
会不会影响信号质量要看加测试点的方式和信号到底多快而定。基本上外加的测试点(不用线上既有的穿孔(via or DIP pin)当测试点)可能加在线上或是从线上拉一小段线出来。前者相当于是加上一个很小的电容在线上，后者则是多了一段分支。这两个情况都会对高速信号多多少少会有点影响，影响的程度就跟信号的频率速度和信号缘变化率(edge rate)有关。影响大小可透过仿真得知。原则上测试点越小越好(当然还要满足测试机具的要求)分支越短越好。8 m. x7 O: p2 p5 a7 {" @
# X4 V) z5 j$ U/ c
希望以上分享能对各位在设计高速PCB的过程中有所帮助。
1 Q- Y% |( z7 I6 g2 ]" L1 [# A- C1 c$ I
|
|
/1 
发表于 2020-10-17 14:35
收藏
淘帖
支持！
反对！