找回密码
 注册
关于网站域名变更的通知
查看: 493|回复: 1
打印 上一主题 下一主题

10种让你产品产生最大辐射的方法

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-3-13 10:33 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
作为一名EMC顾问,我不确定本文是否有必要。许多设计师知道并应用这些技术。我把它写出来就是帮忙EMC新手很快变得精通,变成跟富有经验的同事一样。
时钟通常是最大发射源。选用最高频率和最快上升沿的时钟。时钟频率超过50兆赫,上升沿时间小于1纳秒是可行的。你可以选择高于实际需要频率的时钟,并且这些时钟布在板子四周。在示波器上观察,纳秒上升沿的时钟看起来就像理想的方波而不是那些缓慢上升的梯形波。
时钟布线也非常重要。确保布线的时候时钟走线尽可能长。时钟尽可能远离离地平面、电源平面和其他参考平面。PCB元器件布局时,IC的时钟要尽可能长。时钟走线沿着PCB边缘和靠近I/O区域也是非常可取的。
确保在地平面和电源平面有足够的开槽,去掉的这些铜皮可以减少pcb的重量,迫使逻辑电路的返回电流流经更长的路径,从而增加接地平面的阻抗。接地阻抗的增加将增大地电位,从而激励连接到板上的线缆产生更多的辐射。
如果有孤立的地平面(例如,模拟地平面和数字地平面),请确保有很多高频时钟线(或其他高频信号)跨过这两个平面之间的缝隙。这可以使回路电流要很大的环路才能找到源端。如果你在这方面做得足够好,回路电流流经所有路径再回到供电端。
对于数字逻辑IC的高频去耦,数字逻辑电路附近只放一个0.1 uF电容就够了。这种相同的去耦方法,在过去的四十多年都应用在数字逻辑电路,因此它必须是正确的方法。毕竟,IC技术在过去的四十年里发生了多大的变化?当然,如果低成本是设计的目标,你可以去掉所有去耦电容,你也完全可以用一个电容给3-5个IC去耦。毕竟多个去耦电容器的成本是昂贵的,并占用额外的单板空间。
非屏蔽的I/O口线缆上不应该有任何共模滤波器或铁氧体扼流圈。如果确实使用滤波器,滤波器放置在远离线缆进入或离开外壳的地方。
如果I/O口是屏蔽线缆,屏蔽线缆的端接要用长的猪尾巴。3 - 4英寸的猪尾巴可能就足够了,但6 - 8英寸的猪尾巴辐射会更有效。一种特别有效的方法是将线缆屏蔽网上的猪尾巴连接到连接器的一个pin上,这个连接器的pin再接到设备内部作为接地,这样还可降低产品的制造成本。
逻辑地应该接到外壳的某个地方。一种方法是连接到远离I/O线缆的PCB边缘的外壳上。这种方法使PCB有最大地电位去激励I/O线缆,让它们更有效地辐射。
如果产品是金属外壳,也有很多种可以提高辐射的方法。首先,要确保所有的缝隙都被一层厚厚的非导电涂料覆盖,这对防腐蚀非常好。如果必须在接缝处使用导电面漆,搭接的结构不必良好搭接。尽量增加缝隙的数量,让每一条缝隙都尽可能长。大的通风孔也是一个非常有效的提高辐射的方法。
如果使用交流滤波器,请确保滤波器安装在远离交流电源线进入外壳后很远的地方。滤波后的电源线可以在设备内很长的盘绕。此外,滤波器的接地线可以很长,不要把滤波器接地线直接接到金属外壳。此外,我最喜欢的还是把滤波器的输入和电源的输出捆在一起。
当然,你还有很多种方法可以让你的设备产生更大辐射,使用上述方法,您的产品的对外辐射至少增加20至30dB。祝你好运! ! !
但是,当产品销售需要通过测试时,那么您可以向我们进行EMC咨询服务。我们可以帮助您进行整改,使产品满足法规的要求。
原文参考:TheTen Best Ways to Maximize the Emission from Your Product-Henry Ott Consultants 9 ?2 y3 y. }* e7 F; R. E/ @* X

该用户从未签到

2#
发表于 2019-3-13 13:28 | 只看该作者
学习另类的表达方式,感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-11 04:56 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表