如下图电感附近铺铜，为什么要如图挖出一块儿出来？？

lynnzhen · 发表于 2019-5-5 15:38

您需要登录才可以下载或查看，没有帐号？注册

x

anguchou · 发表于 2019-5-6 22:19

本帖最后由 anguchou 于 2019-5-6 22:25 编辑

lynnzhen 发表于 2019-5-6 15:427 E4 K: ?+ L5 P2 M
看了一下，下层没有其他信号% H/ f/ V0 ?* o; P% S/ O
导出封装看了下，封装上并没有keepout，而是后加的。

你可以看防焊層 pad 有露銅電感的 pad 加大 (因為電感規格變大)
因為pad 有補銅為了防止 pad過大
會造成過錫爐時零件歪斜

Wang200808 · 发表于 2019-11-5 15:22

上面讲的那些理论上的东西太多。要是设计IC芯片我不懂不说。只是设计pcb。这样设计对电路电流、焊接等稳定性没多大用处。看形状避开丝印线，可能是铜箔开窗提高焊接包锡量（增加电源载流量）。最好问问作者自己的想法。

阿猫猫猫 · 发表于 2019-11-5 14:41

这个就像电感下面不能穿其他走线一样，不铺铜也是为了降低电磁干扰。一般的做法是每层都挖空，有些做法是相邻层挖空，具体看PDG或者RD的要求。小功率的电感可以不这样做，但是电感下面不走线是必须的

payne11223 · 发表于 2019-5-5 16:25

没这个必要把，

弦念 · 发表于 2019-5-5 16:35

这个是推荐做法？还是你自己做成这样的没懂你的意思

anguchou · 发表于 2019-5-5 16:36

因為有回授訊號吧

把其它層也一起打開看看

anguchou · 发表于 2019-5-5 16:37

因為有回授訊號吧

把其它層也一起打開看看

我能行 · 发表于 2019-5-5 16:52

一般大功率电感下面为了EMC，电感地下铜箔做要做净空处理

NiKizw · 发表于 2019-5-5 17:06

没必要吧，这样影响通流，没看出来有什么好处；电感下方不要铺铜就好了

haveok · 发表于 2019-5-5 17:46

个人感觉完全没必要，DCDC 各种推荐LAYOUT 没见过这么布线的

GT2046 · 发表于 2019-5-5 21:14

我感觉是防止旁边的小贴片元件立碑！

bingshuihuo · 发表于 2019-5-6 07:49

感觉这样做没什么必要

刘平 · 发表于 2019-5-6 08:57

第一次看到这样的操作，说实话，没有看明白为什么。超出了我的认知范围。

summer930068 · 发表于 2019-5-6 10:14

这比较感觉像零件外形(Package Geometry / Assembly_TOP),
是不是做错层了,所以隔开了.

li121206 · 发表于 2019-5-6 13:54

从没见过这样处理的，影响通流

lynnzhen · 发表于 2019-5-6 15:27

弦念发表于 2019-5-5 16:35% G# o- B' b, s
这个是推荐做法？还是你自己做成这样的没懂你的意思

这是别人的操作，我亦是看不懂才粘过来，看看有没有能看的懂得

lynnzhen · 发表于 2019-5-6 15:42

anguchou 发表于 2019-5-5 16:36
; z" `( n+ p+ b% O( n3 \8 Z6 _因為有回授訊號吧& T. ^% [( m6 U- f* I

, }1 x0 g# Q, L' C. J8 b把其它層也一起打開看看

看了一下，下层没有其他信号
导出封装看了下，封装上并没有keepout，而是后加的。

帐号		自动登录	找回密码
密码			注册

推荐内容 /1