找回密码
 注册
关于网站域名变更的通知
查看: 962|回复: 11
打印 上一主题 下一主题

请教几个FPGA的问题....请大家进来看看

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-1-11 09:11 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
第一:FPGA有复位引脚(RST)么?需要连接复位信号么?  ~* B' I% L; Q4 C' U
第二:FPGA连接DDR2,要接到DQ信号上还是DQS信号上?还是说随便接IO就可以?; ~8 A0 ~9 Z: U# S
附上Cyclone IV引脚说明一份,请大家指导我一下...* Y$ }9 U0 J1 Z% ^
PCG-01008.pdf (172.89 KB, 下载次数: 28)
2 ~# _2 z' f+ a4 a7 {" ?! s也请和我一样不明白的朋友帮我顶起~~~

该用户从未签到

2#
发表于 2013-1-11 09:21 | 只看该作者
1.FPGA本身没有复位引脚,但内部系统需要复位引脚,因此需要内部设计时将复位引脚分配到FPGA的外部引脚上。
* W+ P+ n; ^: J1 Q/ V1 L2.DDR2是不能随便接的,DQ和DQS都需要,是成组出现的。8位或16位DQ需要一个DQS。(数据线)

该用户从未签到

3#
发表于 2013-1-11 09:24 | 只看该作者
楼上仁兄解释1不敢苟同

该用户从未签到

4#
 楼主| 发表于 2013-1-11 09:54 | 只看该作者
popcup512j 发表于 2013-1-11 09:21
  E2 [  k1 C# B: a! c1.FPGA本身没有复位引脚,但内部系统需要复位引脚,因此需要内部设计时将复位引脚分配到FPGA的外部引脚上。 ...

7 ^8 v. s" b" z, q# ~3 M* B! N1、按照你的说法就是复位引脚没有专用的,自己指定就可以对吧?- d3 ], F. j. u5 L9 Q
2、DQ和DQS不能随便连接IO,要连接到专用的DQ、DQS功能引脚上对么?

该用户从未签到

5#
 楼主| 发表于 2013-1-11 09:55 | 只看该作者
xin_515 发表于 2013-1-11 09:24 % v' @* R" f8 d* P
楼上仁兄解释1不敢苟同
( a3 [. i2 `; v# a& A" I
那请问你有什么不同的看法么?麻烦把你的想法也说出来供大家参考学习一下可以么

该用户从未签到

6#
发表于 2013-1-11 09:59 | 只看该作者
有看了看资料,我回答的第一点确实有些问题。! v# l$ G; }! k$ d, s8 h+ j1 q
想要FPGA本身重新加载的话需要控制DEV_CLRn引脚。
' W# c: M1 b1 `' q( F: T! ?因为长期用altera的官方配置电路,这部分没有深入研究。- [; P+ T$ r2 u4 h0 x3 e
所以想当然回答了。

评分

参与人数 1贡献 +5 收起 理由
xiaoyunvsmm + 5 谢过~~

查看全部评分

该用户从未签到

7#
发表于 2013-1-11 10:02 | 只看该作者
本帖最后由 popcup512j 于 2013-1-11 10:11 编辑 $ i4 D6 E: ^3 l- k0 E# y
xiaoyunvsmm 发表于 2013-1-11 09:54
- j- C1 D( M9 G! ]+ K/ E) n1、按照你的说法就是复位引脚没有专用的,自己指定就可以对吧?2 K9 e8 z6 x! g' _/ a
2、DQ和DQS不能随便连接IO,要连接到专用 ...
3 ^$ J9 |* O( m  ?8 R: O* J  ~
! I8 f& U' }4 p: M3 A
如果说,不是重新加载FPGA硬件功能的话只要分配一个引脚就可以。
% k- P5 F! ?1 H8 w/ P3 T如果复位的同时还要加载FPGA的硬件,那就需要控制配置部分电路,DEV_CLRn这个引脚。
2 Q# i1 Z  Z0 ~DQ和DQS确实不能顺便接。最好还是能有project编译一下,看看能不能满足时序。

该用户从未签到

8#
 楼主| 发表于 2013-1-11 10:14 | 只看该作者
popcup512j 发表于 2013-1-11 10:02 : |  Z6 h6 t( }6 ]8 @1 Y5 B
如果说,不是重新加载FPGA硬件功能的话只要分配一个引脚就可以。
5 H$ J8 `0 ?  F0 F/ R( p如果复位的同时还要加载FPGA的硬件, ...
( H5 `" A, ?7 c# P8 @3 ~
对了,我还想问问,DDR2的地址信号不用接在DQ专用引脚上对吧?呵呵,谢谢~~

该用户从未签到

9#
发表于 2013-1-11 10:22 | 只看该作者
本帖最后由 popcup512j 于 2013-1-11 10:24 编辑 + G6 L+ |, ^7 \3 P$ d) V8 Z+ I% z
xiaoyunvsmm 发表于 2013-1-11 10:14 ) v5 x" h1 i7 i
对了,我还想问问,DDR2的地址信号不用接在DQ专用引脚上对吧?呵呵,谢谢~~
: ?' U" l5 f! W" x# s9 l- R
- o  _$ j' K% q3 D" h: |
那个是没有这种特殊的要求的。但是不要和数据引脚太远,尽量在一个bank内。最好做个project仿真一下,满足时序要求不。  k# V8 h: e5 x4 L
你可以到altera官方网站上下个开发板的包,里面有原理图和PCB版图。
; w- O; a0 x! u你可以参考一下。

该用户从未签到

10#
 楼主| 发表于 2013-1-11 10:34 | 只看该作者
popcup512j 发表于 2013-1-11 10:22
) e! K' [$ G+ t, x4 F那个是没有这种特殊的要求的。但是不要和数据引脚太远,尽量在一个bank内。最好做个project仿真一下,满 ...
5 q' p/ C6 `* t8 e& B( J1 U0 T3 X/ ~9 @
好的。小弟刚涉及这一块...不懂的太多~~

该用户从未签到

11#
发表于 2013-1-11 10:37 | 只看该作者
那一定要仔细看看你一开始上传的那个文档。5 ~. a- S+ v3 }( C5 F. F  G# ?+ h# G
另外,去altera下个开发板的资料包看看,会有很大的帮助。

该用户从未签到

12#
发表于 2013-1-11 12:18 | 只看该作者
复位应该没什么要求,接到复位就好。  |) `0 ^1 W- K& p. A# i
DQS要接到GC或者CC比较好,DQ一组线尽量接同一组IO,做到timing的匹配
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-13 09:19 , Processed in 0.140625 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表