system SI仿真问题

leafcai85 · 发表于 2019-12-25 17:34

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

仿DDR地址总线，PCB是由POWERSI提取出来的，但发现导入SystemSI后，部分端接的port不见了（端接port是在powersi中手动添加ckt生成的），琢磨了一阵子发现可能是powerSI中自建器件的pinname相同导致的？请教一下，是否是这个可能。如果是，该如何避免解决这个问题。感谢~

周小雨56 · 发表于 2019-12-29 14:35

mmmmm

周小雨56 · 发表于 2019-12-29 14:35

;P;P;P;P;P;P

xieda2005 · 发表于 2020-1-13 11:50

你说的不说很清楚哦，我不太明白，在system SI中，POWERSI提取是应该是S参数导入，然后结合器件IBIS模型，最好有图更好一点吧

帐号		自动登录	找回密码
密码			注册

[Cadence Sigrity] system SI仿真问题

EDA365欢迎您登录！

推荐内容 /1