找回密码
 注册
关于网站域名变更的通知
查看: 2139|回复: 3
打印 上一主题 下一主题

差分线的等长[已解决]

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-9-1 14:29 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
差分对绕线时,对线长和线距都有严格的要求,看了很多资料,讲的是两线等长优先,间距其次。就像这个帖子里面讲的一样:) [1 ^, O' Z9 A" ~% k  O' q) `9 d
https://www.eda365.com/viewthread ... hlight=%B2%EE%B7%D6
; _; ^. h5 F9 I; K; c外圈的线比内圈的线长的时候,是不满足规则的,这时候是不是可以把内圈的线绕一下呢,从而做到和外圈的线等长?$ ^, Y" y: p7 M
然后在一些芯片手册里,例如我现在走差分线的一个二层交换芯片,它的datasheet中提到是严禁通过绕蛇形线来使差分线等长的,那我们在实际操作时应如何诀择?这个度怎么把握?
/ R; B7 A# T, b+ D- `4 p4 g; C  `% n3 r" A9 @3 \
[ 本帖最后由 deargds 于 2008-9-2 11:07 编辑 ]

该用户从未签到

2#
发表于 2008-9-1 15:15 | 只看该作者
datasheet中提到是严禁通过绕蛇形线来使差分线等长的,那么也应该会有提到误差要求吧?

该用户从未签到

3#
发表于 2008-9-1 16:30 | 只看该作者
datasheet中严禁绕蛇形线,应该是指的正负两条线在一起绕蛇形线,而不是严禁这个帖子里面示意的jog走线。所以不用担心。另外,建议的是差分线可以在出线的时候去‘偷’一段,再就是在哪里差就要及时在哪里补,而不要最后一起补。# V, W* q* d9 H  w, o! M6 d
3,

该用户从未签到

4#
 楼主| 发表于 2008-9-1 18:39 | 只看该作者
感谢楼上两位的解答,考虑到差分线一起走线的话,长度毕竟不会偏出很多(一般也就几十mil的误差),所以我选取的解决办法就是在差分线从via或pin引出时作一下调整,让两条线不是均衡的引出,短的那条就向长的那条偏移,也能解决了。
9 `1 y& V- M7 O1 d  这种做法应该是有依据的,我参考一个PCB公司的PCB的,那块PCB已生产出来,确认没有问题的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-14 00:35 , Processed in 0.093750 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表