找回密码
 注册
关于网站域名变更的通知
查看: 902|回复: 2
打印 上一主题 下一主题

Pspice仿真中分段线性信号源设置问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-10-10 17:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请问大家有谁用过Pspice中的分段线性信号源(VPWL)模块,我现在碰到这样的问题:发现VPWL模块只能支持10个分段,也就是时间只能是从T1~T10,超过了之后就是无效的。但是在实际的仿真中需要的段多于10段,这样的话该怎么样设置?或者说是这个模块最多只能支持10段??
4 F7 r$ W7 y2 G, L9 w% A希望有用过的解答一下。
; k; P0 ]# f" l) r. U& n1 i& `! |+ Y; h2 w0 w' [. ]( m

该用户从未签到

2#
发表于 2014-11-21 13:54 | 只看该作者
使用VPWL_FILE试试

该用户从未签到

3#
发表于 2014-11-21 13:55 | 只看该作者
使用VPWL_FILE试试
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-11 08:33 , Processed in 0.078125 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表