找回密码
 注册
关于网站域名变更的通知
查看: 1765|回复: 1
打印 上一主题 下一主题

Cadence推出芯片封装设计软件SPB 16.2版本!

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-9-4 09:59 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
cadence设计系统公司近日发布了SPB 16.2版本,全力解决电流与新出现的芯片封装设计问题。这次的最新版本提供了高级IC封装/系统级封装(SiP)小型化、设计周期缩减和DFM驱动设计,以及一个全新的电源完整性建模解决方案。这些新功能可以提高从事单芯片和多芯片封装/SiP的数字、模拟、RF和混合信号IC封装设计师的效率。. d7 I. g1 X$ W% d4 b
设计团队将会看到,新规则和约束导向型自动化能力的推出,解决了高密度互连(HDI)衬底制造的设计方法学问题,而这对于小型化和提高功能密度来说是一个重要的促进因素,因而得以使总体的封装尺寸大大缩小。通过促成团队型设计,多个设计师可以同时进行同一个设计,从而可以缩短设计周期,让总设计时间大大缩短,实现了快速上市。
$ J! w! Q- k' K" k当今业界围绕低功耗设计,尤其是在无线设备以及使用电池的设备中,高效的供电网络(PDN)对于满足功耗管理目标是至关重要的。新的电源完整性技术让设计师能够高效率地解决供电设计问题,实现用电的充分性、高效性和稳定性。
# t7 r1 G9 H* e# E$ {. p: i( C0 i“尖端的复杂高速IC创造了非常有挑战性的IC封装设计,包括物理实现及信号和功率完整性等方面,”Bayside Design首席技术官Kevein Roselle说,“随着现在对于产品小型化、提高设计师效率及实现高效PDN设计的关注,我们感觉SPB 16.2将会帮助设计师更好地解决他们的设计挑战。”7 x0 B, Y; R* A9 S& S3 z& W+ d
此外,通过与制造设备厂商Kulicke & Soffa达成协议,Cadence使用 Kulicke & Soffa认证的键合线IP配置库,实现了DFM导向型键合线设计,提高了产出率并减少了制造延迟。
7 q' N6 w$ {$ ~3 |7 x“随着键合线封装变得越来越复杂,为了避免制造问题,设计师正面临着设计内DFM匹配性的挑战,”Kulicke & Soffa产品营销经理Paul Reid说,“通过合作,我们现在可以向设计者们提供面向DFM键合线配置库。”: I; m0 X; _8 r" R& X* ^5 f
“这个新版本为我们的IC封装与SiP技术提供了重要的改进,我们很高兴看到Bayside Design等公司从中得到了实惠,”Cadence产品营销部主管Steve Kamin说,“我们致力于改进我们的技术,与设计链上的主要厂商们建立联系,从而保持我们在帮助设计师实现、甚至超越其设计目标方面的领先地位。”4 b9 k- R: @) d, X+ U8 U8 R
SPB 16.2版本将于2008年第四季度上市。客户可以在9月9日~11日举行的CDNLive!硅谷会议上看到allegro PCB及IC封装/SiP流程的样本,或者在9月8日注册为techtorial会员。同时,SPB 16.2版本将在9月14日~19日于圣克拉拉举行的PCB West展会上的EMA展台进行展示。

该用户从未签到

2#
发表于 2008-9-4 14:51 | 只看该作者
新规则和约束导向型自动化能力的推出
5 W1 g) t) I5 A9 H2 ^
) Y% N  O7 S9 x+ v5 z7 f期待
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-12 16:11 , Processed in 0.078125 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表