Allegro 16.6导出16.3 部分规则失效（紧急）！！！

kqux222

        最近学习16.6，发现一个问题，不知道是什么原因。
6 _% V% g4 K3 `8 V事件：
/ g  U0 ~) D( }1 |! n; o9 E2 W" C        把一个项目的PCB从16.6版本转化为16.3时，发现一部分规则失效，主要是cline不避让盲埋孔，甚至过孔上走线都不报错，但是其它的规则设置都没有问题，规则改动后也会相应变化。而在16.6版本上是不会出现这种现象的，cline to BB via的规则是完整的。


        希望有16.6的朋友帮实验下，或者帮分析下问题。
; x8 j" ?& T! K" D  ]

: ^6 Z9 R% v% Q% f* m  十分感谢！

dzkcool

DBFix一下看看。
要么是规则没生效，要么是软件BUG了。