EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › Cadence Allegro教程资料区 › DDR3走线规则

1 234 / 4 页下一页

发新帖

楼主: lc1234

上一主题

下一主题

DDR3走线规则

该用户从未签到

31^#

发表于 2018-3-15 16:32 | 只看该作者

好文，谢谢分享！

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

EDA365微信号及QQ群号！

该用户从未签到

33^#

发表于 2018-3-16 17:08 | 只看该作者

DDR3 有没有用AD走的？

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

该用户从未签到

35^#

发表于 2018-3-24 08:56 | 只看该作者

学习下

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

该用户从未签到

41^#

发表于 2018-8-27 16:46 | 只看该作者

这么复杂，感谢分享

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

该用户从未签到

43^#

发表于 2018-9-11 23:09 | 只看该作者

这个内容讲的还不错 k/ \" T" `: M4 I1 ~" b0 [: ]! R
挺实用的8 e+ W

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

还有一些帖子被系统自动隐藏，点此展开

1 234 / 4 页下一页

发新帖

推荐内容 /1

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-26 12:49 , Processed in 0.078125 second(s), 19 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表