siwave v4.0 仿真中断求助

maxswellyqp

本人初学 siwave，正在使用 siwave v4.0, 正在做 package PI 仿真，一直报出
solver failure, 提示说 BW L matrix is singular, 请各位大侠指教，折腾一个星期，没有任何结果。
5 b5 h7 A: o4 v) }* v+ U多谢了。

菩提老树

如果方便，可以把工程文件放出来，有可能是你现在的版本低。

maxswellyqp

9 D) |' J7 k5 {

菩提老树 发表于 2015-2-12 12:35
如果方便，可以把工程文件放出来，有可能是你现在的版本低。

你好，由于工程文件在服务器上，不能直接发到网上，我能发的只能是 mcm文件，你有兴趣帮我看看？如果可以的话，那我就把这个mcm文件发上来，
我用最简单的单端信号 s参数仿真，也报了同样的错误。
. _$ g- _( A9 R
补充一下： 我指的服务器就是 一个无法连接网络的电脑，并且文件只能进不能出，望了解。

maxswellyqp

菩提老树 发表于 2015-2-12 12:35
如果方便，可以把工程文件放出来，有可能是你现在的版本低。

& E& @8 w: |' {, w3 a我用 siwave 5.0 版本仿真，总是跑到 30%就停了，没有任何提示，怀疑是没有破解好，
/ q2 {& M$ q  f3 ~; T0 z8 I

8 U) c8 q$ m8 [: Z+ U% S9 j并且有时候 v4.0 可以仿真的 case,用 v5就不能仿真，也是跑到 30%就停了(从任务管理器看到的).
3 e6 B1 L! ~% K( |2 n- |想问下哪里可以下载到 v5.0， 想仿真下封装性能，折腾了半个多月，没有进展，没有办法，
8 x8 R4 N5 I/ R4 I* c% T- x希望告知相关信息，非常感谢。

cousins

重新设置下叠层，你应该是通过ansoftlinks导入的，填充介质出现了非法设置。

maxswellyqp

cousins 发表于 2015-2-12 13:41
重新设置下叠层，你应该是通过ansoftlinks导入的，填充介质出现了非法设置。

# Z& l3 @6 F- `你好，对的，我是通过 ansoftlink导入的，不过我已经设置过叠层，substrate 是4层， 介质层是 FR4，
你说的填充截至出现非法设置是什么意思，请指点一二。非常感谢。
  Z+ H! q; K$ W" \

cousins

metal层会有fill dielectric  要与有效介电常数匹配。
' D8 d  L4 x) ^9 L: X* }! k/ Z! D你自己设置过了就应该没问题。
L matrix问题我遇到过几次，通常都是这个地方的设置出现问题。

maxswellyqp

cousins 发表于 2015-2-12 14:11
' K4 c  j  z/ [metal层会有fill dielectric  要与有效介电常数匹配。
! L1 b3 I4 B7 U' N, m: |你自己设置过了就应该没问题。
L matrix问题我遇到 ...

cousins,你好，因为我刚使用 siwave 4.0，所以不太明白你说的  “metal层会有fill dielectric  要与有效介电常数匹配” 。metal 层会有 fill dielectric 是什么意思？ 还请你多多解释。非常感谢！
, q6 d# d: V. k; Y
6 \  a  {. f: V) s$ a) `
& i! _) B! t7 t
6 M& k# A6 L, }$ s' J

% e) R$ X0 I3 W$ b6 U
. u5 C5 J* t2 j* _. T
' F7 _; i3 b) u  v/ c0 D* u

maxswellyqp

cousins 发表于 2015-2-12 14:11
metal层会有fill dielectric  要与有效介电常数匹配。
! u1 }% n& e5 |- b) j你自己设置过了就应该没问题。
L matrix问题我遇到 ...

我现在 BGA substrate layer stack 设置如下：请帮忙看看。
名称     类型              材料          厚度
TOP     metal           aluminum     1.45um
0 g1 q& N  k8 B: d4 ?$ xTOP_1   wirebond     gold            0
TOP_2   wirebond     gold            0
TOP_3   wirebond     gold            0   
unnamed1   dielectric   FR4_expoxy  100um
L1          metal          copper      36um
' ?+ N* ?* ^( `L1_2      wirebond       gold          0
( t: X" c- I: Q* iL1_1      wirebond       gold          0
L1_3      wirebond       gold          0
9 _6 I0 e: m4 r- E+ Funnamed2   dielectric   FR4_expoxy   40um
0 p8 y( K" p2 x6 T, C" iL2                metal         copper      18um
unnamed3   dielectric   FR4_expoxy   60um
9 ]$ o& @! E, D; ~; ]L3                metal         copper      18um
7 ~6 \/ w/ J4 N$ |8 e) F- i6 gunnamed4   dielectric   FR4_expoxy   40um
; B% ]+ ^$ k% ~3 h. A& kBASE           metal         copper       18um
& y3 V" u: o8 q6 @! D6 Lunnamed5   dielectric   FR4_expoxy   100um
sold-bot           metal         copper      36um
. P" Z2 m. W& B) x- l
4 S0 c$ n1 |. A, d+ @& Q你说的介电常数，没有特别设置，siwave 应该根据材料自动赋值么？
1 O5 A5 h$ c* ^) c- d# tlayout stack 没有看到要设置介电常数的啊？

还请你指点一二，非常感谢。


* g8 S( h' L: ^6 U5 l9 R

maxswellyqp

cousins 发表于 2015-2-12 14:11
5 W0 l) G" A+ n( x6 |5 t9 Hmetal层会有fill dielectric  要与有效介电常数匹配。
3 v/ K& h2 _6 U+ r3 A! P你自己设置过了就应该没问题。
L matrix问题我遇到 ...

cousins，你好，“ metal层会有fill dielectric  要与有效介电常数匹配 ” ，
可以解释的清楚一些吗，" metal 层要有 fill dielectric "是指什么意思， 在 layer stack 中 看到 metal 层只有材料和厚度设定啊，
, B. {. @0 }& \  T. G, s你说的 fill dielectric怎么设置的？ “要与有效介电常数匹配” 这个又是怎么实现呢？
3 C% a& n- y# R/ q- P# N/ K8 M如果你有相关文档说明，可否发到我的邮箱  maxswellyqp@126.com, 不甚感激。
9 ~' N& E  r, s! ?5 U) x# k! D我折腾这仿真好久了，没有找到解法。

cousins

抱歉下午有点忙
2 e% F# L' f3 G简单来讲 fill dielectric一列的设置你要选择对应的介质。
通常allegro或者其他工具通过ansoftlink导入后会默认为CDXXX什么材质，你改一下就可以了。
+ l/ c) ]7 ?& D/ t! q要是实在不行就重新导入，选择你关心的网络和必要的参考层就好，不要加入太多网络

菩提老树

maxswellyqp 发表于 2015-2-12 13:19
; Z1 W  {, I. Q; C' N; ~你好，由于工程文件在服务器上，不能直接发到网上，我能发的只能是 mcm文件，你有兴趣帮我看看？如果可以 ...

- q, M+ {% h. U$ \很多时候看不到工程文件，我们就只能猜你的问题。

maxswellyqp

cousins 发表于 2015-2-12 17:31
抱歉下午有点忙
简单来讲 fill dielectric一列的设置你要选择对应的介质。
, X8 K& O0 }( A5 s# A1 P# F通常allegro或者其他工具通过a ...

) S( G/ t7 t9 ?* D# R! {cousins,你好，我的导入过程是这样的，先用allegro package designer 打开 mcm文件，
# R* y* `  Q" Q* |然后直接在 allegro 界面打开 ansoftlink.界面如下：

! h- Z6 E4 T# W. S然后在 ansoftlink 导出到 siwave,如附件图所示。中间没有看到你说的 fill dielectric 设置啊。
% j" [" R0 M! j0 c

% {& r2 `( `* Z3 e( z
7 n) u' U" G* O9 [1 u
1 O" @7 Z9 C  `2 N/ Z

cousins

在siwave layer setup里面

maxswellyqp

cousins 发表于 2015-2-12 21:33
% p1 H3 b/ B- N3 W& H6 P在siwave layer setup里面

' _+ `( ?" }9 zcousins,你好，感谢你的引导，终于搞定了，。
不过不是因为 siwave layer stack中没有 做 fill 操作，而是 在 allegro 界面处没有修改 layer stack,
在 ansoftlink 界面也没有修改 layer stack, 而仅仅是 在  siwave 界面一次性修改 layer stack.
现在我用  siwave v4.0 & v5.0 都可以跑通仿真，不过就是由于 导入后竟然所有的 信号线在 via处都有 plane属性 ，
导致  optional 信号列表中没有任何信号，每次仿真都会 包含所有 信号线， 我试过删除 via 处 多余  plane就会在  option 列表中
看到信号了，不过这样手动删除 所有 via处的 plane很费时间，想向你请教下是否有快捷处理掉  via处 多余 plane方式？
1 Y5 P8 m/ X7 X- i非常感谢！

# Z; X1 X) z5 E- Q0 `' X+ l