DDR3详解....各种技术参数

若华110

david.dan 发表于 2015-3-12 14:56
昨天在科学园的课程很精彩，顶一个

$ J2 @0 T+ B  ~) T+ k# u影响力  超级大

xo_brandy

周三的讲座不错。期待中

shark4685

Fly-by的时钟拓扑结构
DDR3采用菊花链式的结构，能支持更快的速率。
2 P% l$ V1 }" I1 e1 E$ y

5 K8 o$ x; C7 i
DDR2经典结构的T型的拓扑

shark4685

Write Leveling 机制

因为DDR3为了更好的信号质量，达到更高的速率，采用了fly-by的拓扑结构，时钟到各片的物理距离变的不一样了，所以一般DDR3内存控制器设计了一种叫做Write Leveling的机制，其作用就是在芯片内部进行时钟和数据/Strobe间的延时。

) k) E* s1 w3 U+ j0 X8 U7 n在系统初始化的过程中，控制芯片与SDRAM通过数据信号进行通信（training)，控制芯片根据收到的反馈信号进行内部延时调节，很显然，控制芯片到每一个SDRAM的延时都会不一样。
" }. R% }; z6 K) Q0 x/ B9 b. z6 R
通过这种机制，使得每个SDRAM看到的时钟，数据和STROBE信号，就跟在DDR2看到的一样。

shark4685

TVAC的要求：
0 @- p# f0 j6 V% ~" M5 `; R/ J
- ^' d9 ~/ h/ M$ d$ N; q* ?' aDDR3信号必须在VIH(ac)以上，VIL(ac)以下保持一定的时间
这段时间叫做TVAC，它是跟信号的速率相关的
即使时序裕量是不满足，TVAC的要求也必须满足。


0 d9 d! ], c& l7 S! I1 Q

红孩儿

加油，楼住，好像理解起来越来越难了。基础不好啊。

ccnow

顶贴啊，如果把图贴出来，最好把图中的东西都解释一下，比如nominal line等等

红孩儿

ccnow 发表于 2015-3-13 21:35
: X% b& E2 m/ U% x0 Z9 N$ ?$ j顶贴啊，如果把图贴出来，最好把图中的东西都解释一下，比如nominal line等等

( _# ]$ _" C4 T" {% ]6 ?; W5 zsorry，这位兄弟，JEDEC规范截图只截了一半，如下位NOMINAL LINE 的定义

' C5 ^: o6 Y/ v4 ?2 R# o* s* E& Y3 x
" f& H, w. O5 {, w( c2 Z8 y8 j3 E
NOMINAL LINE 翻译成中文是标称线，标称趋势的（两点直连）
; T1 p* r2 P8 C; t" GTANGENT LINE 是切线

3 I6 i5 f6 B' R( d7 v" a上面这两个公式是用来计算建立时间（setup time）的上升/下降时间的斜率。
9 N( T' y) T5 K7 n$ h  [% Y
. h4 u1 `( ]  w! v+ y

JOBS

不懂，顶版主。。

shark4685

sorry，这位兄弟，JEDEC规范截图只截了一半，如下位NOMINAL LINE 的定义
9 o" C/ y& e5 ^/ |1 N
% [5 F! Z" K; W9 r, p& Q1 QNOMINAL LINE 翻译成中文是标称线，标称趋势的（两点直连）
TANGENT LINE 是切线
5 u8 b" }0 O$ E6 O7 K
上面这两个公式是用来计算建立时间（setup time）的上升/下降时间的斜率。
9 E/ ]4 M3 z& z! v* M2 k
0 n9 J! o  T" R6 v

shark4685

6 I! F1 C8 k- L- P  ]# b$ M8 S
/ j  W$ W0 s( |DDR3的突发长度（Burst Length，BL）
* I# L0 I* ]5 {$ c
由于DDR3的预取为8bit，所以突发传输周期（Burst Length，BL）也固定为8，
! U/ r. g6 }3 \6 r- n( Q- H而对于DDR2和早期的DDR架构系统，BL=4也是常用的，
DDR3为此增加了一个4bit Burst Chop（突发突变）模式，
! M4 l+ v  L/ _. X2 \即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，
% P2 L9 ^+ K4 _! l% |届时可通过A12地址线来控制这一突发模式。而且需要指出的是，
3 x2 N7 ?/ M+ s  W任何突发中断操作都将在DDR3内存中予以禁止，
且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。

himonika

必须仔细听课。

lzwandny

顶顶顶

elenin

感谢楼主分享～～～～～

qingkong0709

能解释一下DDR4就好