|
|
FPGA是英文Field－Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 # v9 y7 D1 }# g8 H5 ^6 s
; p' e8 }- s2 Z8 I
FPGA工作原理. x2 N) k. b) l
FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有：
6 A) ?- S! N2 y
" Q4 Z( P7 j0 X/ I- K( A 1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。 4 t* g0 ?; a3 g
X0 F" L: d7 c" o) t" i
2）FPGA可做其它全定制或半定制ASIC电路的中试样片。 & Y7 m) L0 A+ ^: x; U8 T9 o* P
4 ?9 L+ q/ j/ j 3）FPGA内部有丰富的触发器和I／O引脚。 3 ?- h9 q! t4 W
8 X+ |9 ?. t4 [ 4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。
0 g0 S: g1 h: _1 z/ K% `5 Q/ c, G3 Z8 t4 Q
5) FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。 , i- ^- F+ [# O4 h! }2 K! u
5 b/ f: J- x- e4 I3 s3 H
可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。
9 p. i3 U. H2 \% ?# Z' o* G+ K9 O D1 y" Q7 Z3 `4 [- C
FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。 + u6 o! { w/ T. Z4 w; D% p" v
+ N' ^8 I9 N& d' _. K 加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。
: Z% s7 a- f# \; z. |4 E3 ?( _& g/ j1 l8 V: q% Y0 R+ R
FPGA配置模式# O% V5 g) M1 ?9 ]! e) R m& x
FPGA有多种配置模式：并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FPGA；串行模式可以采用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。5 ~8 N2 U: i# F5 p/ z6 R# @
: c/ M3 y# a# S+ l! W 如何实现快速的时序收敛、降低功耗和成本、优化时钟管理并降低FPGA与PCB并行设计的复杂性等问题，一直是采用FPGA的系统设计工程师需要考虑的关键问题。如今，随着FPGA向更高密度、更大容量、更低功耗和集成更多IP的方向发展，系统设计工程师在从这些优异性能获益的同时，不得不面对由于FPGA前所未有的性能和能力水平而带来的新的设计挑战。 - f. P; g9 Z9 @( @; D3 N! _" B
. U# S# _6 w+ A5 ?# m 例如，领先FPGA厂商Xilinx最近推出的Virtex-5系列采用65nm工艺，可提供高达33万个逻辑单元、1,200个I/O和大量硬IP块。超大容量和密度使复杂的布线变得更加不可预测，由此带来更严重的时序收敛问题。此外，针对不同应用而集成的更多数量的逻辑功能、DSP、嵌入式处理和接口模块，也让时钟管理和电压分配问题变得更加困难。
0 f8 d. U5 c) S& |4 {5 T" ]8 T( G5 g& I0 {
幸运地是，FPGA厂商、EDA工具供应商正在通力合作解决65nm FPGA独特的设计挑战。不久以前，Synplicity与Xilinx宣布成立超大容量时序收敛联合工作小组，旨在最大程度帮助地系统设计工程师以更快、更高效的方式应用65nm FPGA器件。设计软件供应商Magma推出的综合工具Blast FPGA能帮助建立优化的布局，加快时序的收敛。& D" z3 A3 s3 n, @6 Z8 `# ^5 y
# y0 [0 V8 c6 I$ I, q6 x& b7 L 最近FPGA的配置方式已经多元化！ - U2 n5 n' A5 ^) g5 T& R
/ u* G5 o0 ^# I$ F" [% r
FPGA主要生产厂商介绍 1、Altera1 S) h5 j9 X' e2 G- f
# m, _7 a8 [* _, C5 u2 B
2、Xilinx
: [0 ]# S8 D# T/ E, e1 _ C( T( f) ~2 E, K* C
3、Actel# k& [/ u5 g$ H5 \3 o& z3 H
: X8 V! k/ b) Y4 H
4、Lattice
3 U- N3 X6 ?0 U2 _2 Q! v+ z
/ y0 v6 g) F9 e3 o/ d0 I 其中Altera和Xilinx主要生产一般用途FPGA，其主要产品采用RAM工艺。Actel主要提供非易失性FPGA，产品主要基于反熔丝工艺和FLASH工艺。
9 ~% `/ u! i$ _+ E6 ?: Y' C
# P! Y& Z* B) V FPGA设计的注意事项
0 H9 B1 {: w* U4 I5 W& v2 B0 ^* \. {' a1 R0 w/ e. p8 p
不管你是一名逻辑设计师、硬件工程师或系统工程师，甚或拥有所有这些头衔，只要你在任何一种高速和多协议的复杂系统中使用了FPGA，你就很可能需要努力解决好器件配置、电源管理、IP集成、信号完整性和其他的一些关键设计问题。不过，你不必独自面对这些挑战，因为在当前业内领先的FPGA公司里工作的应用工程师每天都会面对这些问题，而且他们已经提出了一些将令你的设计工作变得更轻松的设计指导原则和解决方案。 7 X* a9 f# D: q w
; O7 M2 I' A( }) h4 }3 _ I/O信号分配 8 r4 s5 J! [2 T* E! }% E; ^' \, m
5 W# }1 k5 d( v 可提供最多的多功能引脚、I/O标准、端接方案和差分对的FPGA在信号分配方面也具有最复杂的设计指导原则。尽管Altera的FPGA器件没有设计指导原则(因为它实现起来比较容易)，但赛灵思的FPGA设计指导原则却很复杂。但不管是哪一种情况，在为I/O引脚分配信号时，都有一些需要牢记的共同步骤： & R% m2 m2 S4 `4 i; I
% r6 _0 ?$ X* @, ]! E. O
1. 使用一个电子数据表列出所有计划的信号分配，以及它们的重要属性，例如I/O标准、电压、需要的端接方法和相关的时钟。
! k# m6 O* n6 s% d) k& T* ?$ T
3 C& M# |, J# M; s 2. 检查制造商的块/区域兼容性准则。 9 ~9 w4 X3 A2 v+ M7 C6 ?8 W
" H- ^7 v# r+ C9 y ^: s% \ 3. 考虑使用第二个电子数据表制订FPGA的布局，以确定哪些管脚是通用的、哪些是专用的、哪些支持差分信号对和全局及局部时钟、哪些需要参考电压。
# Z6 U2 n1 _2 m, v
+ h2 S$ i& ]2 G0 { 4. 利用以上两个电子数据表的信息和区域兼容性准则，先分配受限制程度最大的信号到引脚上，最后分配受限制最小的。例如，你可能需要先分配串行总线和时钟信号，因为它们通常只分配到一些特定引脚。 * b8 c9 v2 X, ^! D( f/ c
2 s8 _$ B) I. ?. ?5 {; T7 B( D% y4 h 5. 按照受限制程度重新分配信号总线。在这个阶段，可能需要仔细权衡同时开关输出(SSO)和不兼容I/O标准等设计问题，尤其是当你具有很多个高速输出或使用了好几个不同的I/O标准时。如果你的设计需要局部/区域时钟，你将可能需要使用高速总线附近的管脚，最好提前记住这个要求，以免最后无法为其安排最合适的引脚。如果某个特定块所选择的I/O标准需要参考电压信号，记住先不要分配这些引脚。差分信号的分配始终要先于单端信号。如果某个FPGA提供了片内端接，那么它也可能适用于其他兼容性规则。
2 s i9 n: K6 B) o- D+ }- B$ M
3 s: k! n+ s9 L b% e |5 h+ f1 l 6. 在合适的地方分配剩余的信号。 3 U3 ]# |. G8 ?7 A" A& j$ D
# L: e, w5 x/ ~ 在这个阶段，考虑写一个只包含端口分配的HDL文件。然后通过使用供应商提供的工具或使用一个文本编辑器手动创建一个限制文件，为I/O标准和SSO等增加必要的支持信息。准备好这些基本文件后，你可以运行布局布线工具来确认是否忽视了一些准则或者做了一个错误的分配。
" O" x5 S/ ]' L( W7 L p2 s% }* C* q2 Q1 x$ O* H4 Q' {
这将使你在设计的初始阶段就和布局工程师一起工作，共同规划PCB的走线、冗余规划、散热问题和信号完整性。FPGA工具可能可以在这些方面提供帮助，并协助你解决这些问题，因此你必须确保了解你的工具包的功能。 ' R! o o/ \; u5 s
1 E- u5 n. ?8 k- b
你咨询一位布局专家的时间越晚，你就越有可能需要去处理一些复杂的问题和设计反复，而这些可能可以通过一些前期分析加以避免。一旦你实现了满意的信号分配，你就要用限制文件锁定它们。' v. y3 [. }* M) X; d6 [. s' u* p/ {
3 z! A- L3 ]% z H6 r$ A" m 基于CMOS的设计主要消耗三类切率：内部的（短路）、漏电的（静态的）以及开关的（电容）。当门电路瞬变时，VDD与地之间短路连接消耗内部功率。漏电功耗是CMOS工艺普遍存在的寄生效应引起的。而开关功耗则是自负载电容,放电造成的。开关功耗与短路功耗合在一起称为动态功耗。下面介绍降低静态功耗和动态功耗的设计技巧。# {: x* M. ^& g$ s
% C7 m. Z5 a5 D# o
降低静态功耗7 q' D& @' J7 \' b
3 E4 V+ o! X! A9 } 虽然静态电流与动态电流相比可以忽略不计，然而对电池供电的手持设备就显得十分重要，在设备通电而不工作时更是如此。静态电流的因素众多，包括处于没有完全关断或接通的状态下的I/O以及内部晶体管的工作电流、内部连线的电阻、输入与三态电驱动器上的拉或下拉电阻。在易失性技术中，保持编程信息也需一定的静态功率。抗熔断是一种非易失性技术，因此信息存储不消耗静态电流。
4 v: \% W: m6 c$ K! b) j; y* Y) [8 K; g$ @. H7 F; ?
下面介绍几种降低静态功耗的设计方法：5 t# `8 d& h2 V! [ j
2 M# D7 L7 t9 N% \# l •驱动输入应有充分的电压电平，因而所有晶体管都是完全通导或关闭的。4 V* L6 i% p3 M: K9 O
$ W0 q5 b; B5 M
•由于I/O线上的上拉或下拉电阻要消耗一定的电流，因此尽量避免使用这些电阻。
5 C# ^6 k9 R1 U- l
7 C( o' B p- E •少用驱动电阻或双极晶体管，这些器件需维持一个恒定电流，从而增加了静态电流。& \# G* y2 i* g1 w6 w/ M4 x
1 X" ]8 r! O. y; a; ~) i' q3 n •将时钟引脚按参数表推荐条件连接至低电平。悬空的时钟输入会大大增加静态电流。
# m: ]! @. ^7 L1 j1 D; t) n
; Q* _, n3 K5 T4 J6 n •在将设计划分为多个器件时，减少器件间I/O的使用。
2 ^5 M2 R6 D0 v
, @( B/ x& K$ G; v4 H eX器件LP方式引脚的使用
5 b. r# } o: ^$ X) w( d% u2 u, c! ^4 E& B
Actel eX系列设计了特殊的低功率“休眠”模式。在该引脚驱动至高电平800ns后，器件进入极低功率待机模式，待机电流小于100μA。在低功率模式下，所有I/O（除时钟输入外）都处于三态，而内核全部断电。由于内核被断电，触发器中存储的信息会丢失，在进入工作模式（在引脚驱动至低平200ms后）时，用户需再次对器件初始化。同样，用户也应关闭所有通过CLKA、CLKB以及HCLK输入的时钟。然而这些时钟并不处于三态，时钟就可进入器件，从而增加功耗，因此在低功率模式下，时钟输入必须处于逻辑0或逻辑1。
' f# {+ W0 i8 f( k4 f
$ t0 \' D1 M3 h3 M 有时用户很难阻止时钟进入器件。在此场合，用户可使用与CLKA或CLKA相邻的正常输入引脚并在设计中加进CLKINT。这样，时钟将通过靠近时钟引脚的正常输入进入器件，再通过CLKINT向器件提供时钟资源。
1 T; }% Q, C/ [* ?0 p# z1 T* L
W4 c4 d3 h; D, u" W" w5 U 采用这种输入电路后，由于常规I/O是三态的，因此用户不必担心时钟进入器件。当然，增加一级门电路会产生0.6ns的较大时钟延时，幸好这在多数低功率设计中是可以接受的。注意应将与CLKINT缓冲器相关的CLKA或CLKB引脚接地。* D5 ?& w8 Y7 o: S
. q, q. u( Q# y, [ 此外还要注意，CLKINT只可用作连线时钟，HCLK并不具备将内部走线网连接到HCLK的能力，因而HCLK资源不能被常规输入驱动。换句话说，如果使用LP引脚就不能使用HCLK；使用HCLK时就应在外部截断时钟信号。9 H' D9 ?. \* S5 N+ P1 o
( I, X; [9 I+ y8 D N/ k8 T 降低动态功耗" @9 [1 _1 S( Z9 Z
0 e1 u# R, H& Y* D6 u 动态功耗是在时钟工作且输入正在开关时的功耗。对CMOS电路，动态功耗基本上确定了总功耗。动态功耗包括几个成分，主要是电容负载充电与放电（内部与I/O）以及短路电流。多数动态功率是内部或外部电容向器件充、放电消耗的。如果器件驱动多个I/O负载，大量的动态电流构成总功耗的主要部分。
6 ]. P0 h' m7 M( E: X
9 M! R0 W; W% s5 s: n, r 对设计中给定的驱动器，动态功耗由下式计算) {7 M$ g. n1 \# u, M: m
: B: v4 X7 l/ J. e: `3 o0 J* A' b. \
p=CL×V 2 DD×f7 ^- S$ |% S$ Y6 T* w% R& p
9 T- Q7 V. h2 t1 x* F" a& Y
式中，CL是电容负载，VDD是电源电压，f则是开关频率。总功耗是每个驱动器功耗之总和。
# e& w- h1 w: E) x3 r* \
' O9 m4 I) i8 k5 Y4 K 由于VDD是固定的，降低内部功耗就要降低平均逻辑开关频率，减少每个时钟沿处的逻辑开关总数、减少连线网络，特别是高频信号连线网络中的电容值。对低功率设计，需要从系统至工艺的每个设计级别中采取相应预防措施，级别越高，效果越好。
8 Y( g! F& U$ g% a& t {7 i- q3 H4 v& G& V# g
FPGA与CPLD的辨别和分类 FPGA与CPLD的辨别和分类主要是根据其结构特点和工作原理。通常的分类方法是：4 _! e/ [0 d. U" d1 h
5 a0 H9 d' P0 `# V: }5 U 将以乘积项结构方式构成逻辑行为的器件称为CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)的Mach系列等。% j1 G% C3 \' C: r: Z) K. z
+ q- W$ C9 t8 x" f0 Q9 N5 B( s" [5 r
将以查表法结构方式构成逻辑行为的器件称为FPGA，如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。
, ~/ a, A* W- _5 F+ h& r6 t' {8 z8 G+ V; t; k& O
（注转于网） |
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2008-12-26 22:34
