找回密码
 注册
关于网站域名变更的通知
查看: 636|回复: 2
打印 上一主题 下一主题

如何确定信号线需要做等长处理以及其长度的公差?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-3-19 08:42 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
在PCB设计中,经常遇到要做等长处理,对于常见电路如DDR3等就直接进行了等长处理,可有时候遇到的网络不常见,不知道需不需要做等长,如果需要又是如何来确定这个等长误差,这个问题一直困扰着我,有没有大师能给解释一下?
3 i4 K3 [4 u4 ^5 v( s+ K# o  r( T

该用户从未签到

2#
发表于 2015-3-19 10:09 | 只看该作者
如果我说仿真可以决定你要不要等长你一定不信。! V* y+ t7 ?! T7 w
' {- H( B6 J- \
等长的目的主要是为了满足时序。调整线宽的目的主要是为了高低电平寄存有效的time以及可靠的单调性。( c" x; [2 G5 ^' o7 t
所以准确的模型可以用来确定你是否一定要做等长。
5 u3 z1 ]( v! C; o8 {至少我所了解的很多项目中,等长的DDR性能未必是最好的。一定是有某些走线长一些,有些走线短一点可以满足最佳的时序或者最佳的眼图。

该用户从未签到

3#
发表于 2015-3-19 10:16 | 只看该作者
我相信cousins。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-19 19:21 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表