|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
小弟菜鸟一枚，最近看了很多高速电路设计的文档，
7 b9 _2 v5 b. G O& l' G但是感觉写的都不够详尽 比较范，然后想希望各路大神
z- V x! i: n+ C% D能否提供一些设计中实实在在的东西，比如由于某种设计+ |4 j9 R: c" i$ N$ V9 L4 X
失误导致出现信号完整性的问题的！！！如果有图文说明，$ w* i3 f- a+ n9 u) ^
那是极好的！！！针对性的问题点% O6 D3 ^ C3 i) j, g
# r7 L; c3 P) |/ q, `1.关于SDRAM DDR DDR2 DDR3 DDR4的设计要点最好能从地址、数据、控制、时钟单独的设计，和他们
W# l4 S0 W" O, E% y' t# W之间相互约束。然后从单片 到多片设计（2 、4、 8）时) O3 n9 |1 L k2 p& K9 K1 i' s
需要注意什么，选择何种拓扑结构，选择的目的是什么；# F% F/ Q. W: ]
然后选择的层叠结构 ，板层数如何控制！# h( ?: O! [* ~% Y- B
2、就是一些常用接口的设计 LVDS USB 网口 PCI-E HDMI等等的设计
) i+ L! B* Z. R8 V1 w5 x3、就是一些滤波电容放置问题和信号回流问题！5 _- B6 g! ?. n+ W @. Y3 d/ K
; @8 A) F+ p# u. K请推荐一些大神自己确实有看过，然后觉得有用的文档
3 p2 U# U; Y: a! m或者在设计中碰到一些问题，然后通过修改参数等完成问题排除的
& G7 V, y. [5 D6 f( ~, a% [过程和结果！因为，网上的文档实在太多，然后感觉有些还存在一些
# h* k; A, J. d8 z, L( U不一致！！
* n* j# u( c3 K3 I
1 v. z9 h4 @- d9 ^# s0 Z( ~' K: P( ^3 x+ m& Y
|
|
/1 
发表于 2015-7-6 17:35
收藏
淘帖
支持！
反对！
楼主