帮忙指导下ddr2时钟线上的短接电阻阻放在什么位置最合适

eda1057933793 · 发表于 2015-7-24 17:47

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 eda1057933793 于 2015-7-24 17:53 编辑

如图为一带二的颗粒，是ddr2，目前拓扑为t点形式，时钟上的端接电阻放在哪个位置最好？是第一级的t点吗？大家有具体仿真数据吗？谢谢！

菩提老树 · 发表于 2015-7-25 14:43

如果是上拉，就放在第一级

eda1057933793 · 发表于 2015-7-28 13:49

菩提老树发表于 2015-7-25 14:43
4 b% @7 Z+ V" ?0 k' v9 p7 b* e如果是上拉，就放在第一级

不是上拉哦，是接在时钟n p上的电阻。

菩提老树 · 发表于 2015-7-28 17:53

eda1057933793 发表于 2015-7-28 13:49
6 u( D9 t X6 r0 G- ^& I2 J不是上拉哦，是接在时钟n p上的电阻。

靠在接收端就好啦

cousins · 发表于 2015-7-28 18:30

一般电路图上都会把这个电阻放在DDR颗粒的那一页，你应该想到这不仅仅是个习惯而已

hhawwl · 发表于 2015-8-12 17:11

版主正解！

帐号		自动登录	找回密码
密码			注册

推荐内容 /1