|
本帖最后由 happymewnana 于 2011-7-14 14:44 编辑
" V5 T/ X1 x( g0 ], J2 U! {" [
2 v6 p# Z& Y z# j% c/ G2 qjimmy,你好,我想请教一个问题,我在pads logic原理图里改了元件的封装想要同步更新到LAYOUT里,使用ECO TO PCB功能时,会出现“ECOGen failed”的提示,还有一个ECO comparison errors file -- C:\PADS Projects\Logic.log 的文件,
6 R- Q/ ?) O2 n) r0 }, I% b文件内容如下:( g/ g8 u8 Q8 m. l6 `" \
PADS Layout ECO Generator (Version 6.4v) 2011-7-14 14:40:15
# Q2 a5 A2 a; SCopyright (c) 2003 - 2008 Mentor Graphics Corp. - All rights reserved
( @4 ~, [4 q# @) ACommand line arguments: -e C:\PADS Projects\Logic.log -r p -a PART,NET -f -l PCB,NETCLASS,NET
# C5 J% i( L- w8 N) c+ ]ERROR: Wrong gate pin data at the line: USB-PORT SIP-4P UND 1 0 0 0 Y
. k: d4 h1 v1 i# aASCII reading (part types and decals) - 0 msec
8 ~) m* h/ {: y6 F我想知道这是怎么回事,希望大师指点一下!谢啦! |
|