找回密码
 注册
关于网站域名变更的通知
楼主: jimmy
打印 上一主题 下一主题

★★★ 大家一起学PADS (一)★★★......【有问必答贴】

    [复制链接]

该用户从未签到

76#
发表于 2008-12-28 21:23 | 只看该作者

pads logic 2005sp2 建元件库时 能用字母+数字命名pin number吗?

pads logic 2005sp2 建元件库时 能用字母+数字命名pin number吗?. s/ s# K$ }+ ~  I  f/ R% v# X
+ n! ^5 o! V8 c! h) S
jimmy:可以.+ l6 _1 j. H/ L' o( Y* N
& n' ^  L, _7 |, n
[ 本帖最后由 jimmy 于 2008-12-29 21:06 编辑 ]

该用户从未签到

77#
发表于 2008-12-28 23:38 | 只看该作者
请问做单面板元件库时. f. Z; J' t4 m; ]& l! R- |, @3 {
元件面的丝印和焊接面的丝印分别放在哪一层?2 T7 _& {" a- T& @; T" a
一些注解文字放在哪一层?
( R/ _- v1 Z  G5 F5 j
" O" E, m6 ~; V: L, E) ]jimmy:
5 e7 t8 R% d1 g4 z( C. k
. a5 D$ C# S; Q8 H% O: A; S) m丝印统一放在all layer层
$ V( H. |5 l0 Q' d1 f5 E元件布局时,直接按F进行布局,丝印会根据你所放置的层而换层$ s% c& b0 }2 J+ l

- d  N0 C9 p; u! }# [- n  d# P注解文字指的是?
. t+ E& k' d% r( `% M8 G如果是板的编号或日期,可放在顶层丝印层.
7 i, m- ]) r% w也可放在底层丝印层.不可放在顶层或底层,除非有特别要求.! K  ?, {. F: {

& A( ?) W% h/ E1 V4 {[ 本帖最后由 jimmy 于 2008-12-29 21:09 编辑 ]

该用户从未签到

78#
发表于 2009-1-1 12:30 | 只看该作者
本帖最后由 jimmy 于 2009-1-11 21:35 编辑 2 D! v3 Y* s) k

) d7 a. f# \! P1 n1 P5 Z; z8 Y1 p! }' P小弟刚开始学PADS,布双面板,一般走线时,先不走地线,等所有的线都连通之后,再将两面覆铜,将覆铜的属性设置为GND,即可将大部分地线连通。
5 p5 \( `% i2 r6 d: j. \1 O4 u; m% @2 N, H9 P" C
这两天尝试用Router自动布线,发现每次执行自动布线后,系统会自动将地线也连通,连地线的过程中可能就多打了很多过孔,十分讨厌。因此请问有没有一种简便的方法,让Router自动布线时不处理GND网络(或某个特殊的网络)? 0 R9 D9 `; ]: O5 h8 j. l
& q# P, j) j  [- ?; y
PS:我用的是PADS2007.2/ T7 k0 C( [" z
9 p1 {9 J/ x( C3 p0 W' c2 ?
jimmy:
6 k5 u1 t5 K/ x# M/ ~# L- G. y! K
- x4 M( ]0 W- X' A( L  O$ d可以先把GND网格先扇出过孔,进行保护.再对其他网络进行自动布线.7 j3 {- I! ~- W' D. T8 C- @1 }$ T

  ~7 Y# {$ n1 `7 X3 I3 W9 ~如果你想很好的提高自己的布线水平,建议放弃自动布线.

该用户从未签到

79#
发表于 2009-1-1 18:05 | 只看该作者

Pads里怎么将多个焊盘和铜皮联合起来?

本帖最后由 jimmy 于 2009-1-11 21:36 编辑 # x3 m3 x9 R4 |$ t: r

: }8 t/ a3 s8 c) D$ {7 Y我怎么弄都只能将一个焊盘联合上去,另一个怎么也 - |8 U+ N& L0 e' U9 ~! F( G
下载 (244.18 KB); A4 o; o2 x) s# I' Z/ [
半小时前
# {2 x' j& k* u5 a) E/ d/ H2 z6 r. G2 A" s' T' k% C  r
不行,求助!!!!中间那个焊盘我关联不起来啊+ ~2 l; w/ o; @) h; G) p

7 d) g5 q/ c9 R5 J' G
+ |( ~3 G$ Y! i% Ejimmy:$ s* Z" l, Y" Y4 {- r) d) c7 S

) F2 ], K$ j9 a8 L6 i6 JCOPPER只能跟一个焊盘进行组合.

该用户从未签到

80#
发表于 2009-1-2 21:02 | 只看该作者
本帖最后由 jimmy 于 2009-1-11 21:38 编辑 / @+ c- b% v2 k2 F* a

4 A4 f+ w7 `, W* v4 @在BGA拉线出来的时候,假如BGA球间距为24mil时,PAD为13时,我用4/4拉线出来,会出现很多的安全间距问题,在PADS里还没有想到很好的解决方案,只能通过将焊盘改小一点或者走完线后将间距改小一点来解决,不知楼主有什么好的解决方法/ D( S  e- a3 S/ u7 P2 a% p

# v% e" W9 K7 }! y+ c6 _4 Wjimmy:
2 L( g( U0 Q. I! ~5 h
6 ~# [; @5 U7 D+ E: d不知道你的安全间距值设置为多少?如果你是用4/4拉线,将间距改为4mil就可以了.

该用户从未签到

81#
发表于 2009-1-4 11:57 | 只看该作者
本帖最后由 jimmy 于 2009-1-11 21:40 编辑
( l- s& e4 G8 I5 c. G
请问做单面板元件库时+ r, x+ V9 q4 l% {6 k
元件面的丝印和焊接面的丝印分别放在哪一层?
8 G2 t4 j8 H  x8 s! d4 [* Y2 g: N8 p一些注解文字放在哪一层?7 m6 p- N% e, a8 w! n( j6 \, G
5 i* ^/ \# r% F. x$ S6 k8 T+ P
jimmy:/ k, D7 w* j) ^4 F5 a
- |2 _3 T- h% U7 I% H1 O
丝印统一放在all layer层# R" X; j, M8 z
元件布局时,直接按F进行布局,丝印会根据你所放置的层而换层
4 d" v% N) {7 J6 x2 E, J- L
: E; e0 G9 V. G  m; v6 {: y注解文字指的 ...
" k2 c1 y, X" R& F( a. k; y% L7 O中原一水 发表于 2008-12-28 23:38

( F- x0 p) D$ p3 v1 c! o8 H  K1 l4 q
谢谢!
& g! R7 K$ r! J: O; g$ G7 l9 l+ @因为是单面板,所以同一个元件在顶层和底层都需要丝印,已经搞清楚了! f' N0 e* h- S8 C
用2D线做在顶层和底层,或顶层丝印和底层丝印都可以
+ D3 y7 [2 g6 b  B8 T出片时需要注意就可以了
% l) e! ?7 q/ z4 |文字一定要在丝印层,不然很麻烦.
- K% M; [* C7 x: z4 J" ^1 ^9 q( D
jimmy:" |/ f, f7 h7 V3 ]" I% [) h

/ C: V3 `  y- b( s3 t+ e那就统一在顶层丝印层和底层丝印层再用2D线再画多一次元件丝印就行了.
1 G6 d/ i) g% H) O! u 2 ^+ D1 ?* S: x* \# f! k6 @3 S
不过下次用这些元件画双面板或多层板时,要注意一下丝印.

该用户从未签到

82#
发表于 2009-1-5 20:53 | 只看该作者
本帖最后由 jimmy 于 2009-1-11 21:41 编辑
1 c5 J. t7 \7 E( c# {
5 z' P! W0 }. l; i9 Z5 V8 T请问在PADS Logic中如何将VCC的端点形状变成T形的啊?谢谢
1 Y6 I6 s& S8 D% L5 f
9 |. E) o0 Y$ O/ i) Tjimmy:7 O7 I+ ?6 J% j8 _  H
3 j4 Y) `7 G/ P) ?
请发图上来.

该用户从未签到

83#
发表于 2009-1-6 00:44 | 只看该作者
本帖最后由 jimmy 于 2009-1-11 21:43 编辑 0 O, F% {! }- N* ~6 T, P( F

5 Q3 L2 c: F+ H0 N/ J楼主!你好!+ \: H0 D6 C+ e) ~1 f
你有PADS2007电路仿真教程吗!" V/ N* G( M1 h3 C) J6 x% m4 H6 o
不是HyperLynx7& y0 J9 f4 `! W* o* |5 Q% n
而是DxDesigner“听说它能仿真电路原理!”7 N2 b: o) V0 x1 g% }- K4 N

( U0 r9 j6 \% @/ Z2 x4 a  F: X* }) p. ?) A4 m
jimmy:
4 v) V, u# y( H* X . {# v5 k4 @! t9 t# O
我没有DxDesigner的资料.1 k' K9 f3 E; v% a& I' V$ b

0 u. j( A' P/ ?' L+ [建议你联系比思电子(PADS的华南地区代理商).

该用户从未签到

84#
发表于 2009-1-14 16:02 | 只看该作者
本帖最后由 jimmy 于 2009-1-14 22:09 编辑 1 _3 C( Z4 e. |- l

+ n  O7 K5 P# Q' E6 k0 a0 k楼主,我是初学者,发个POWER PCB的视频吧  j0 o$ N0 H$ @0 h5 [

7 Y0 o6 b# c/ pjimmy:
" W3 {- ]2 i: x! l5 g( n, c
6 i6 T+ S5 x; x你很懒8 j- }% i4 C! P7 M/ J  @8 q
POWERPCB视频教程下载:https://www.eda365.com/thread-874-1-1.html
头像被屏蔽

该用户从未签到

85#
发表于 2009-1-17 00:36 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

该用户从未签到

86#
发表于 2009-1-18 19:22 | 只看该作者
本帖最后由 jimmy 于 2009-2-13 08:48 编辑 # Y" V3 [2 w+ r

0 j! X. j% o3 F- r, o$ W本人有群,都来加吧,不过要注明PCBLAYOUT

该用户从未签到

87#
发表于 2009-1-22 17:34 | 只看该作者
本帖最后由 jimmy 于 2009-1-22 18:22 编辑
* K  C1 Q1 I/ F, w5 e7 A( z& y; x7 [$ x
我在用ROUTER的时候发现一个问题。ROUTER只能按照飞线的指示来走线,这一点不如LAYOUT灵活。
3 N  }" @% l! U) x那种飞线只能指示连通性,对于电路性能,有时候需要在飞线内部之间改变彼此连接。7 f. C# e% |, T3 A$ }; e
9 Z7 A2 l% [$ `' r* r
请教:这个问题是设置有问题还是因为本身软件就没这个功能?2 ^* @6 w' g, ?& Z; z! i
; k1 w" w! k% w! r
jimmy:1 q5 h1 Q( m! Q- g9 I* N3 {1 P. C+ o! r

! x* Z7 G; Z( K8 D0 V9 u在router里面布线是依据飞线(鼠线)的连接先后顺序来布线的。
: b. {! c0 L8 J. }/ A本身软件的问题。% @9 c" a; t3 E* a" A, b

4 X! W- C  j5 \& Z. H这有它的好处也有不好的地方,不好的就如你所说。. M" H! n- o2 }- U
8 V, f/ e0 A0 S8 w2 m5 }& c( U" v
好处在于做拓朴连接时比较有优势。等长线不会乱跑,会依据你的飞线先后顺序来连接。

该用户从未签到

88#
发表于 2009-2-1 15:56 | 只看该作者
本帖最后由 jimmy 于 2009-2-2 16:06 编辑 3 @$ a. Y4 R* g$ R# Z' [$ M
0 j  C2 W5 k3 ^% Z( N( |; T9 e# Z
提问:/ P" D& N, w! `( [
1、在PADS中焊盘的阻焊层和助焊层怎么在设计过程出显示其性质???能否单独设置其值???如能设置推荐值设多少???5 F1 \9 g; a- N3 O" J- g* T" c
2、LZ在上面提到,不开DRP走线,依靠设计和显示GIRD走,对于不同模块电路或者不同间距的器件分别设置再走线???有无推荐???* q9 i3 S. X+ b# U1 u/ @9 g/ f

( |& n1 P# E  x! p, a0 ]jimmy:
$ L8 W; A2 E* w
; y8 K' o2 w: w5 P  @) q. ?* {2 u2 {A1、7 m- w% u0 a6 F- ^& a9 Q  m6 ~  t

( f$ A; d+ U4 I" p0 M可以在制作元件的封装时在PADSTACK属性中添加mask或paste的值,一般4-16mil均可(视PCB布局的密度而定,我常设置10mil)
/ }/ ], B. p7 {5 I6 G, ~# n
6 x) J% |. |1 H& M" z! m也可以在出gerber时,在Over(under)size Pads BY  ) ,里面填入你要加大阻焊的值,如10
- p# g5 R: Z2 T$ [: d0 y+ n: `
9 l- r) }) B3 [0 l' I" f  e
' r/ y# N8 j# P$ j. T  n* |6 zA2、比如4/8,5/10,6/12 ,25/50前面为设计栅格,后面为显示栅格。主要看芯片脚之间的间距而定。

该用户从未签到

89#
发表于 2009-2-3 15:16 | 只看该作者
本帖最后由 jimmy 于 2009-2-3 22:23 编辑
( J* Y$ X5 m' A: M3 o. l( `2 v  f! u! k* N
楼主  我是个新手 在分割电源层是遇到点问题 我要把电源层分成两部分 中间那部分是我分好的1.4V其他区域作为3.3 但我却分不了
! v! m$ A6 x! ~5 n2 P* x' `3 n总是提示错误

; {3 a7 `5 |2 Q  Q3 Y  O
8 S+ U& C* k# N" ^' ]$ d  B" N具体我应该怎样分割呢? 先谢谢了  
$ a; U( m* {5 N+ W% G0 B! w
- g# a- b7 D' y还有问下 楼主 你的分群号是多少
; b% n) }1 j& |7 H+ ~- E9 ~7 K6 ~3 J% v% G

& m; J, }' o' N' W8 ?4 F% hjimmy:
- K6 h+ W  {( A; W4 r* E
# m6 _, D# [8 c1 K/ w6 c, m分两种情况:+ R" V* {0 i8 P$ y
第一种,你将电源层的层属性设置为no plane或混合分割层(正片),然后在PCB中电源层将各区域的电源进行分割,先将中间部分进行画plane外框,然后灌铜优先性设为0,再沿着板四周画一个大的plane灌铜外框(3.3v),将此外框的优先性设为1,然后灌铜就行了。  R. I2 x& M" c0 K* C$ |- ?
(家里老爷机没有装PADS,所以无法给你图示)  u* V' p; G2 Y( \- I0 l& n
: J9 w: C% ~, n' v4 |3 `
第二种,CAM Plane(负片),在电源层用2D线画好分割线就行了。如下图:
# F, a: z) z- m$ _
  j$ A$ ]1 q0 b3 ?5 y
7 X$ G* Z% @7 D: }: f& G
" u; i8 s1 F% n& f$ S1 l! e: z( ~QQ群号:19421245(注明EDA365)限EDA365用户加入/

该用户从未签到

90#
发表于 2009-2-4 09:14 | 只看该作者
本帖最后由 jimmy 于 2009-2-4 10:52 编辑
/ o( X% j' t$ W
7 a. V- D/ ?* l) q  H谢谢 楼主  问题已经解决 以后还的向楼主多多请教2 s3 B+ ?' x' x# _$ o

5 T0 c; F+ V( Yjimmy:" C2 x8 ^6 H5 a% S

$ B9 `: A+ b4 X8 f! d: E) H+ Z( o8 q互相学习!共同进步!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-27 04:10 , Processed in 0.093750 second(s), 22 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表