上传两幅数码相框的EMI测试数据大家来讨论一下应该从哪些方面来整改

xiaodun123 · 发表于 2009-9-13 10:09

我想请问大哥
频段波形,曾base状?
你怎样能分析是GND, power ,还是data ,clk noise 引起的？

honejing · 发表于 2009-9-13 18:45

1 樓與 11 樓的測試數據差很多，看來又是不同實驗室的報告，是同一片板子嗎？
只有做了 11 樓的對策，就有這麼好的結果，真是高手。

honejing · 发表于 2009-9-13 18:53

况且一般电源的干扰都集中在100MHZ之前，所以先测试DC线的干扰。至于干扰的起因主要是机器内部的DC TO DC。

==> 請問你對 DC to DC 做了什麼處理？

zaop · 发表于 2009-9-15 09:17

你的clock有沒有展頻，若是沒有，請找展頻ic的廠商來幫忙！
你的資料是ｐｏｗｅｒ　noise 和clk 的issue，要一層一層的解

wymei1204 · 发表于 2010-2-3 14:12

我估计真正起作用的是利用屏幕的金属其余的串磁珠啊估计没啥效果

hunanwuxi · 发表于 2010-2-26 10:13

EMI的解决通常跟量产性有很大关系
如果只是为了过证还是不难
最好看EMI频点在板上的分布
这样针对性更强些
在时钟线上串电阻这种事我都做过呵呵
有时确实是一种办法
但不是量产的办法
有时候电阻比磁珠效果还好些（实验中得来）
不知道是不是磁珠的品质问题
数码框我估计
如果用的是TFT的接口辐射一般都很大
特别FPC做得不好的时候

tony_wuy · 发表于 2010-3-8 14:11

从可靠性的基础上来说,时钟加那么大的磁珠是有问题的!且电源加1500的磁珠??低温实验有没有做过??

xyy_zhong · 发表于 2010-3-30 17:03

回复 37# tony_wuy
顶下37楼的!这样整改可能会有隐患

abtreasure · 发表于 2010-4-3 08:42

3.对于单点在SDRAM时钟加220欧姆磁珠，读卡器时钟加600欧姆磁珠，屏时钟加330欧磁珠。
-----------------------------时钟线一般不建议加磁珠，磁珠的一致性较差，大批量生产可能会出问题的（除非是只想拿证书在样品上加），要慎重，特别是要测量添加后时钟衰减；时钟线一般是用加电阻，但对阻值有严格的限定。