关于USB的阻抗问题的讨论

菩提老树

相信现在每一个产品上都有USB的接口。既然有USB的接口，那么就会存在USB的总线。问题来了，USB2.0的阻抗要求是多少？误差范围是多少？如何进行测试？测试的时候需要注意哪些问题？各位根据USB-IF协议尽情的讨论吧

菩提老树

        USB2.0的接口是我见过最活跃且寿命最长的外部接口，到目前为止很多产品都还在使用USB2.0的接口，包括现在移动端的一些产品，都还是USB2.0。提这个问题出来也是因为Apple公司对产品要求认证的原因，只要是Apple系的产品都需要通过他们的认证，其中就有关于USB的认证，对信号完整性要求的非常严格。由于保密性的原因，在这里只给大家写出几个相关的参数。
        USB2.0的阻抗要求是差分90ohm，范围+/-15%；规范要求的是采用TDR设备或者是VNA设备进行测试；在测试的时候需要注意的是全链路进行测试，而不是像大家平常测试的时候只测试PCB走线或者说cable即可，它不仅包含了这些，还包含了连接器、ESD/CM等等，只要是链路上的都有包含。另外，其上升时间也有明确的要求，要求是200ps，当然，可以少于这个时间。
, j) T. o  h3 }! s' n7 ]% D+ S        当然，还有在提问中没有说到的，比如损耗、串扰、延时、偏移等等，都需要注意。
. b3 {2 `- n6 w7 Y4 B$ W

alec405

菩提老树 发表于 2015-12-20 14:06
2 W4 g( Z  d; d恩，现在很多都是要求比较严格些，这样在设计的时候不容易出问题，其实之前我要求的比10%还严格。

额， 其实我目前的所有板子，单端都是50欧姆/10%，差分都是100欧姆/10%，不管速率好高，一律都是。有些usb hub或USB phy的手册上说90欧姆，但自己也都是按照100欧姆来走线的。

michaelw_wang

pel811 发表于 2016-1-9 19:56
一般情况都是follow 协议里面的阻抗，主要还是看芯片厂商，像intel的平台 USB2.0用的是85ohm阻抗。有的还用 ...

! [0 S6 r. ^' J: |5 K( o 仿真结果看85ohm,80ohm用到USB都行。  -Intel的平台 USB2.0用85ohm或80ohm阻抗应该是考虑线可走粗点，减少损耗。

fallen

USB2.0的差分阻抗：90R+/-10%;  单端阻抗：45-70R。

菩提老树

fallen 发表于 2015-12-18 10:51
USB2.0的差分阻抗：90R+/-10%;  单端阻抗：45-70R。

Fallen版主，我猜你这是没有看规范根据经验讲出来的。，你这个不算错，只是不全

fallen

菩提老树 发表于 2015-12-18 12:25
Fallen版主，我猜你这是没有看规范根据经验讲出来的。，你这个不算错，只是不全

这都被你看出来了。
! e/ g7 ^1 V& f

菩提老树

fallen 发表于 2015-12-18 13:48
  d7 P- m" N/ w这都被你看出来了。

我提这个问题出来主要是希望更多的人去看看规范，然后我们再来聊聊规范。结果接龙的貌似不够多。

fallen

菩提老树 发表于 2015-12-18 22:01
我提这个问题出来主要是希望更多的人去看看规范，然后我们再来聊聊规范。结果接龙的貌似不够多。

( t4 U9 b9 r; ]+ G5 h' ?8 S  F我看你发帖，没有人回复你，所以就来给你增加点人气。
90+/-15%确实是规范上面的，但是我们实际做板都是按照10%来做。
: F. j* r  F" g+ z

菩提老树

fallen 发表于 2015-12-19 12:55
# h8 ]3 G% Y& N5 }9 Z' C我看你发帖，没有人回复你，所以就来给你增加点人气。
90+/-15%确实是规范上面的，但是我们实际做板都是 ...

恩，现在很多都是要求比较严格些，这样在设计的时候不容易出问题，其实之前我要求的比10%还严格。

故城往事

       能发一些资料么，目前我涉及的比较少

菩提老树

你需要使用哪种总线，就可以去查看哪种总线的资料，网上的资料还是蛮多的。如果网上找不到，再说

l888888h

上升时间不是500ps吗？

pel811

一般情况都是follow 协议里面的阻抗，主要还是看芯片厂商，像intel的平台 USB2.0用的是85ohm阻抗。有的还用到80ohm阻抗。参考协议的同时，也需要参考芯片厂商的设计指导。

zbt_25

学习了