找回密码
 注册
查看: 682|回复: 5
打印 上一主题 下一主题

[仿真讨论] 求教 什么是信号的长0和长1状态

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-12-21 17:13 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
  最近看高速电电路设计,里面提到长0和长1,这个可以理解,但是又有提到说最大的长0和长1 bit,这个从哪里可以查看的到呢
$ I6 c, j+ s5 A' M- d9 e" c, {" ^# A% o  E. z# ]
求大神讲解5 B/ h+ S" H. H

该用户从未签到

2#
 楼主| 发表于 2015-12-21 17:14 | 只看该作者
纠正是连0和连1

该用户从未签到

3#
发表于 2015-12-24 18:44 | 只看该作者
PRBS(Pseudo Random Binary Sequence)

该用户从未签到

4#
发表于 2015-12-30 07:34 | 只看该作者
同上  请大神分析分析

该用户从未签到

5#
发表于 2015-12-30 09:10 | 只看该作者
PRBS会发各种长度的码型n(ex 5 711 21 31)等,对应的数据长度是2的n次方-1. 故可以发现在长码型的时候数据长度很大。当然PRBS是一种随机码型,故可能出现长0(连续很多个0) 长1(连续很多1)的情况。 长0 长1其实可看做是低频直流信号。当然010101这种形式的码型对应的就是该信号的最高谐波。3 @. E( T, x! o5 @
( Q8 [; Z; F( m' T
而我们来看传输通道。传输通道是一个低通滤波器,但是带宽有限。长0和长1会导致严重的ISI(反正会误码)。所以长0 长1信号是避免的。( r% n2 p% \2 m$ |

( p5 L4 ]/ C- ~6 m6 A+ ]8 f那实际上如何避免长1 长0呢? 一般在芯片发射端内都会有扰码,对应在接受端解扰码。通过这种方法避免长0 长1.  当然跟信号的编码方式也有一定的关系。
) D3 B! d6 b$ E/ M7 ]& X
3 \  @# P* m3 F! u

该用户从未签到

6#
发表于 2015-12-30 14:46 | 只看该作者
这种一般涉及到串行总线,串行总线的上大多会串一个电容(可以理解为用来隔直流的,防止两端设备的工作电压不同而出现问题),0 N1 m  v6 L( o6 E
因为这个电容的存在,太长的连0或是连0的传输会存在问题,因而会有最大的长0和长1 bit限制
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-23 23:52 , Processed in 0.093750 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表