|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 mosman 于 2016-3-9 00:57 编辑 + p& e4 T2 [ Q3 D1 W. d5 x7 \; E) @$ W, C
# c2 J) `' Y$ N7 H: z
AC耦合电容组装结构的优化
" E# i# i5 C! B. L; r- E% N在高速串行链路中,为了让工作在不同电压下的发送器和接收器能够连接(也许是为了不影响各自buffer模拟电路部分的静态工作点),需要在通路中加入隔直电容,但是隔直电容自身和焊接电容的焊盘会给通路带来阻抗的不连续性。这在设计中都需要仔细考虑,也需要考虑电容是放在发送端还是接收端的问题
9 d2 n6 e1 G0 d' U4 m. I
6 A1 ~; l" o9 Z) u/ a& _$ s9 j一个典型的通路作为实例来研究这个问题
9 R$ q4 \7 i, L. Z" g
$ H2 p+ F! m2 E* ^2 c7 p$ L2 \1 S3 e) M2 T. c8 H8 f6 J" {" E
其中电容的模型是C=100nF,ESR=1mOhm,ESL=100mn
4 h. h) V7 ]; F' |
+ t; Y5 k9 y+ s: [4 C
: L6 n* ^: o' V0 Q; a. o) ]' M) Y
' j. {) L8 n# d# i5 D0 z9 l
当信号传到AC电容处,由于焊盘的面积和电容两端的引脚比较大,这个地方的寄生电容必然很大,最终在TDR图上对应地显示出阻抗偏小。为了让阻抗连续,减少寄生电容,可以在电容的下方将参考平面掏空,如下图
+ X. v5 Z4 L& c4 l, U/ l
) s, Y! z' o' m3 @5 C: |
% v6 u+ F8 X$ K. v2 G( E# l
' v% W7 I h. q4 d将修改前后的电容结构分别做3D电磁场仿真:( {3 A3 n' V! o u! j* W8 a
一、回损
% I; }+ m0 _" K7 B7 i2 z, Y1)没有掏空$ ]3 P3 A8 [; c O! v
3 f, u9 }& `% t
: R, q$ T4 ?* A" G: N
* r2 ?) }# ]# d/ E2 x2)掏空
: O2 g! }( g, |8 b$ Z7 Y% V+ m. E
1 h& O: r# N8 _
/ U. b1 R! B" R/ C- {6 `
' d E( n8 b: F- J Q# O9 ^5 g) W
掏空之后,无论是S11还是S22,都要比原来的改善很多,回波损耗在-30dB以下,这在实际的通路中的响降到最低。从S22>S11可以看出靠近电容的端口回损要大,如果要降低反射,可以将电容放在离发送端远一点的距离上。
4 b1 c u) K) f# f
4 O ?) h& H8 V二、插损3 t, g' o" N0 y2 Z
1)没有掏空! W- I7 R" V/ Y m
( y( k* b: }/ E# h5 o0 q' U
/ [1 z9 N/ |3 c2)掏空
( [: a* O3 h/ Q
& f" V' {- l! I
6 ]6 d) ]% d- T7 S' N4 x
电容造成阻抗的不连续带给插损的影响很小。& E8 ?( j9 {9 z( U+ Q
* S$ W( y# x. B) O6 G9 V三、TDR4 B$ n% v9 w f5 M* P4 h) r
用前面3D电磁场仿真得到的S参数对这两种电路做TDR分析:6 l& W, e# g, f) p; I G% V
1)没有掏空
$ B5 `# v% e+ p5 f* ?) o" _
7 E1 [0 a1 e5 ?1 L+ ^. I
, u; |/ ~1 q' @0 n
2)掏空* } c1 u4 z' y# |( v$ a
* y! n1 }& D4 N1 k. j1 n
; w( y4 {% {7 U/ E: n可以看到未掏空之前阻抗的不连续点很明显,掏空之后的阻抗十分连续,几乎看不到任何的不连续了/ ^# ^" F9 N) h# a; @! \
类似的掏空处理方法还有很多地方可以用到,如大的QFN焊盘下方, DDR4内存条金手指 的信号参考平面。8 m& s! G6 ~5 P, b# f# A7 j
掏空区域的大小要根据软件仿真得到,不能一概而论。
- \ D. q' z6 l: ^) s( h
- g2 r" N8 C1 i# K* ~% m l! I( X/ m2 a0 D
1 l7 F3 W$ N3 o5 _2 I! G
4 s" o# z$ i2 U# I6 Y5 G
1 g& o, K$ [& a) c& V |
评分
-
查看全部评分
|