|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 mosman 于 2016-3-9 00:57 编辑
& w3 I x5 l2 i+ ^ }7 Q5 ]. P. N$ C/ Q y: ^9 O
AC耦合电容组装结构的优化
9 O# S2 a" R; j1 Y在高速串行链路中,为了让工作在不同电压下的发送器和接收器能够连接(也许是为了不影响各自buffer模拟电路部分的静态工作点),需要在通路中加入隔直电容,但是隔直电容自身和焊接电容的焊盘会给通路带来阻抗的不连续性。这在设计中都需要仔细考虑,也需要考虑电容是放在发送端还是接收端的问题
, n% [* {* f- b* H% w: z# W7 E$ \6 O# D& B. \' u# b* Y
一个典型的通路作为实例来研究这个问题
% b; D0 j5 d8 M" p; F& I1 T7 X
. U5 M! ]8 w$ B/ s# W
. t2 `" Z, b) G8 D3 ]# h其中电容的模型是C=100nF,ESR=1mOhm,ESL=100mn2 [2 r. \! z4 w1 b1 Y8 P: C& I
5 l- e; u" T ?8 ]
0 n2 @8 J8 j; t1 L6 g6 V
S6 p5 e3 p2 I
当信号传到AC电容处,由于焊盘的面积和电容两端的引脚比较大,这个地方的寄生电容必然很大,最终在TDR图上对应地显示出阻抗偏小。为了让阻抗连续,减少寄生电容,可以在电容的下方将参考平面掏空,如下图
: s0 @& M2 a( P, i8 w# ]
( c, ]! Z* Z4 s6 v+ y+ o& g2 ]3 g& o; K8 h1 b& a' B
, t0 ?' N* p0 J+ o4 ]
将修改前后的电容结构分别做3D电磁场仿真:
' }+ F, i- Q; F1 D* x5 i! w一、回损
% F, x( L' f. S9 E8 B) Z1)没有掏空
+ r; s* L! W+ `4 Y3 q
$ C! E i# e/ \" @8 M+ q; M& C
; T) r/ L; L8 i" g+ D3 g, G
7 S/ X( `; p$ a2 Q4 i" \2)掏空
}, A+ E6 a1 @% `2 P6 S- X+ p( ?% Y2 y, B/ V' l+ S& d" c6 H
& E" N* ?7 b0 ^% A e+ e
" ~( r0 r2 n; m* m# y掏空之后,无论是S11还是S22,都要比原来的改善很多,回波损耗在-30dB以下,这在实际的通路中的响降到最低。从S22>S11可以看出靠近电容的端口回损要大,如果要降低反射,可以将电容放在离发送端远一点的距离上。: T: m6 M1 Z- y# M! y: ?
: L, X" M6 m& I二、插损
" L! M9 a( F, m* V! M1)没有掏空
; f7 w+ |) b( V! i3 m8 L7 y
' v2 p+ o( _: A- H
1 U1 F1 {. T8 _( { F2 x# K4 k+ \2)掏空5 I- T3 q( u0 e. ?
1 Z4 K' K* i. C0 [( A
! z# b% e, B0 k电容造成阻抗的不连续带给插损的影响很小。
# p7 _6 Y) a+ ~. o* m% o* v! X$ V) Z# Y( X# I, {
三、TDR2 E: q9 @5 H- i% k1 }* v2 z: G
用前面3D电磁场仿真得到的S参数对这两种电路做TDR分析:
8 x6 P. N0 V6 T# g) F1)没有掏空/ B5 ?7 g: [5 u
& P9 i6 X; H/ t1 v+ n4 C$ [( \* n
% H# W7 _0 Z+ n; Z/ M( A2)掏空2 ^: I& t0 ?0 g: b5 K
# U* ]5 i+ O; b
) U" @ U4 _1 A4 L; E4 j) x2 W可以看到未掏空之前阻抗的不连续点很明显,掏空之后的阻抗十分连续,几乎看不到任何的不连续了
2 v& W, n8 c6 T+ Z' J类似的掏空处理方法还有很多地方可以用到,如大的QFN焊盘下方, DDR4内存条金手指 的信号参考平面。- D- r- h1 [* r3 p+ s/ O/ w- a& \) {
掏空区域的大小要根据软件仿真得到,不能一概而论。" ?! H' u9 B2 B* z
1 b7 K9 x6 O/ L' _; v2 R- `
& p7 _! b$ A2 R6 H" b2 j# c7 n. I
8 I% i' f& U/ H" R+ M& I7 \9 O3 K9 X" |, k' ~4 x% U+ Z
|
评分
-
查看全部评分
|