candence不能导出网表以及allegro不能关联原理图的问题

逍遥剑客

( _! R4 Y. U' {& h" S% ^. E/ ]刚学candence，遇到问题，请大家不吝赐教。我用的是16.6，文件也不在中文路径
1.新建个原理图，导出网表，报错，是以为没有PCB库吗？我用的是candence自带的库，不可以吗？
$ X2 |3 f; N7 n+ a
( o) t" O) Y) M7 s0 a' v图1-3

( P  g# M8 h% J  _
2.想把原理图和PCB关联，按照教程，原理图上勾选-ENABLE INTERTOOLS COMMUNICATION后，选择器件，右键却不能出现PCB editor selector 的命令
  G8 \6 ]2 _$ y* |$ l1 X
  F1 a( h$ N& Z( q3 _- M右键如图4

nat

1.从图片看出是网络表生成失败，原因有很多，具体见allegro文件夹中的log文件，从图中可以看出，电阻的封装有问题。
2.关联是要导入网络表成功之后才行，而且也不用右键，原理这边选择元件allegro那边就会高亮。

逍遥剑客

nat 发表于 2016-7-28 15:29
" ]; |  L2 D' h. u8 c3 y4 M$ `& \1.从图片看出是网络表生成失败，原因有很多，具体见allegro文件夹中的log文件，从图中可以看出，电阻的封装 ...

我感觉要是第一步解决了，第二步应该也就没问题了，这种问题说不清，我还是找个人实际过来看看。谢谢
& y2 r9 F( z7 B. X& D( |

980155498cai

网标都没有生成你怎么关联呢？？？？

逍遥剑客

980155498cai 发表于 2016-7-28 17:05
1 X, W, l: Z5 Q; H' _% u+ ?网标都没有生成你怎么关联呢？？？？

6 n) W' ]7 v$ H我说的是两个pcb.第一个是新建的。第二个问题是用一个已经走线完了图纸和相应的原理图，每次关联前也要重新导一次网表么？

980155498cai

逍遥剑客 发表于 2016-7-28 19:21
我说的是两个pcb.第一个是新建的。第二个问题是用一个已经走线完了图纸和相应的原理图，每次关联前也要重 ...

' z! V  a0 j+ W% U' U如果关联不上就倒一下就好了
9 Y3 G% r7 i: g7 b" f

why_not

首先先解决网表导入前的DRC问题，先把网表导入成功后已经就可以关联了！
5 a5 k6 A1 ?* H2 E  G

仁爱

我看了一下，你导不出网表至少有一点是错的，那就是你有些器件没有填写封装名“footprint"