找回密码
 注册
关于网站域名变更的通知
查看: 1600|回复: 17
打印 上一主题 下一主题

芯片脚出线方式比较

[复制链接]
  • TA的每日心情
    开心
    2019-11-19 15:59
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2016-11-23 09:22 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    请教大家一个问题,如下图有两种芯片脚的出线方式,想请教下哪一种更好,还是说不同种类的芯片会分不同的走法,还希望各路大神不吝赐教。谢谢!
    * ~  `0 u8 m% v/ `9 O3 _9 ~: N. O$ W) Q. t) g: `6 x: W: n

    QQ截图20161123092626.png (17.14 KB, 下载次数: 3)

    QQ截图20161123092626.png

    QQ截图20161123092505.png (14.56 KB, 下载次数: 3)

    QQ截图20161123092505.png

    该用户从未签到

    推荐
    发表于 2016-11-25 13:54 | 只看该作者
    其實沒有好壞 , 主要還是看阻抗匹配.- \5 o$ G5 ^8 B1 k. }+ P0 t/ l1 `
    如果pad 形成的雜散電容量高 , 那就要想辦法用電感去耦合降低阻抗 , 就有可能發生由 Pin pad 出線後@pad 走半圈的作法.
    $ E2 m4 t/ _) U! Z2 k如果是後面的走線長所造成的電感量較大 , 那就可能以舖銅塊的方式來增加局部雜散電容來解決電感問題 ( Intel 的 Tab Routting )

    点评

    你好,请问有相关的资料可以看看吗? 谢谢!  详情 回复 发表于 2016-11-28 09:04
  • TA的每日心情
    开心
    2019-11-19 15:59
  • 签到天数: 1 天

    [LV.1]初来乍到

    推荐
     楼主| 发表于 2016-11-28 09:04 | 只看该作者
    procomm1722 发表于 2016-11-25 13:54$ f+ t: p3 w$ C
    其實沒有好壞 , 主要還是看阻抗匹配.
    3 l- B1 [% ~" J. A) l如果pad 形成的雜散電容量高 , 那就要想辦法用電感去耦合降低阻抗 ,  ...

    7 Z- q+ v4 ~/ n# L  n% E( c% G你好,请问有相关的资料可以看看吗? 谢谢!+ q, `% O5 R9 c% G3 v
    6 k  c- a9 U( N( k7 n+ G! j; a5 C; D
  • TA的每日心情
    开心
    2019-11-19 15:59
  • 签到天数: 1 天

    [LV.1]初来乍到

    推荐
     楼主| 发表于 2016-11-23 09:30 | 只看该作者
    tiny丨Y 发表于 2016-11-23 09:28+ {! K& j8 ^1 H" k* P1 L9 `4 ]
    二图比较好,具体原因我也说不清
    : G, J$ a" r) R$ p; U
    不应该是图一更好吗?说什么和芯片内部一脚的电感和电容有关?但具体我也不清楚。有知道的大神希望回复下。谢谢!
    3 n; Z" }- `4 T% y. U' a

    该用户从未签到

    2#
    发表于 2016-11-23 09:28 | 只看该作者
    二图比较好,具体原因我也说不清

    点评

    不应该是图一更好吗?说什么和芯片内部一脚的电感和电容有关?但具体我也不清楚。有知道的大神希望回复下。谢谢!  详情 回复 发表于 2016-11-23 09:30

    该用户从未签到

    4#
    发表于 2016-11-23 09:41 | 只看该作者
    两个问题都不大 我们一般都按照第二走 第一也没啥吧  需要这么细?

    该用户从未签到

    5#
    发表于 2016-11-23 10:03 | 只看该作者
    我一般也是走图2的方式,如果图1出线的话,孔就放右边了。

    该用户从未签到

    7#
    发表于 2016-11-23 11:48 | 只看该作者
    你老大教我的时候说图一比较好呢
  • TA的每日心情
    开心
    2019-11-19 15:59
  • 签到天数: 1 天

    [LV.1]初来乍到

    8#
     楼主| 发表于 2016-11-23 11:48 | 只看该作者
    wolf343105 发表于 2016-11-23 11:45: z4 `# d2 Y' ?" ~1 t' f; G- I1 _
    图一好.

      M# m$ X- X6 x- H( Q9 j  C2 Y& [你好,能告诉下为什么吗?或者有没有相关资料可以参考下。谢谢!
    + u4 @% z, Q, U- v3 _

    该用户从未签到

    9#
    发表于 2016-11-23 12:57 | 只看该作者
    各家公司不一样,
  • TA的每日心情
    奋斗
    2021-8-4 15:09
  • 签到天数: 83 天

    [LV.6]常住居民II

    10#
    发表于 2016-11-23 13:38 | 只看该作者
    过孔打在焊盘上,对工艺不太好吧

    点评

    太密了,不过还有电镀填孔的,所以不用担心  详情 回复 发表于 2016-11-23 14:32
  • TA的每日心情
    开心
    2019-11-19 15:59
  • 签到天数: 1 天

    [LV.1]初来乍到

    11#
     楼主| 发表于 2016-11-23 14:32 | 只看该作者
    weman 发表于 2016-11-23 13:382 z" l+ g3 S" b' r- G
    过孔打在焊盘上,对工艺不太好吧

    8 z& w& x8 U7 \+ L  m" E8 e太密了,不过还有电镀填孔的,所以不用担心8 L6 U# j, J* H% E" k: A
  • TA的每日心情
    无聊
    2023-9-5 15:54
  • 签到天数: 1 天

    [LV.1]初来乍到

    12#
    发表于 2016-11-23 14:42 | 只看该作者
    图二好, 原因是寄生参数相对较小。 对于信号来说,能走短线,绝不走长线;
  • TA的每日心情
    开心
    2020-5-19 15:39
  • 签到天数: 10 天

    [LV.3]偶尔看看II

    13#
    发表于 2016-11-24 14:14 | 只看该作者
    从芯片的侧脚出线没问题的
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    15#
    发表于 2016-11-25 14:42 | 只看该作者
    DFM上会要求走线从焊盘的短边出线,但对于这个芯片来说,焊盘足够宽,所以用图二即可。

    点评

    谢谢,杜老师!  详情 回复 发表于 2016-11-28 09:08
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-3 00:07 , Processed in 0.140625 second(s), 36 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表